#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-202958

(43)Date of publication of application: 30.07.1999

(51)Int.CI.

G05F 3/24 G11C 11/413 G11C 11/407 H01L 27/04 H01L 21/822

(21)Application number: 10-017832

(71)Applicant: HITACHI LTD

(22)Date of filing:

14.01.1998

(72)Inventor: ITO YUTAKA


HASHIMOTO TAKESHI

#### (54) VOLTAGE GENERATING CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To actualize an inter voltage generating circuit which operates stably at high speed even when the absolute values of the powersupply voltage of a dynamic RAM and an internal powersupply voltage become small.

SOLUTION: The internal voltage generating circuit consists of an analog- digital converting circuit A/D which holds MOSFET control signals MC1 to MCn, generated by quantizing the potential difference between the internal power-supply voltage VDL as its output and a reference voltage VREF, selectively at high or low level in corresponding combinations, a digital step-down circuit DVG including potential control MOSFETs P11 to P1n to be in a parallel state turned on and off selectively by receiving the MOSFET control signals MC1 to MCn corresponding to their gates, and an analog step-down circuit which has its output node coupled with the digital step-down circuit DVG in common and controls the gate voltage of other potential control MOSFETs on an analog basis to generate the specific internal power-supply voltage.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(18)日本国特許(JP)

08公開特許公報(A)

(11)特許出數公開母母

製作所デバイス開発センタ内

何心代别人 非创业 他表 光紋

**特** 第平11 - 202958

(第0公開日 平成11年(1999) 7月80日

(51)Int.CL*	<b>維切紀号</b>	FI	
COSF 9/2	4	G06F 9/9	24. D
G116 11/4		G11C 11/3	A 3 S S A M
11/407			8 5 4 P
HOIL 27/04 21/823		HO 11. 27/0	)4 <u>B</u>
RI\q	<b>(2)</b>	學來的承 才	R數象 數果項の数18 FD (金20頁)
(21) 出 <del>国部号</del> 特里平10—17852		V:	00005108 4式会社日立政作所
(22) 出數日	平成10年(1998) 1月14日	3	1000年代田区神田原河台四丁自6福地
Jean in mere	A Mind County - Nation	ருற்கூற்ற ச	
		36	化京都青梅市今井四四番地 排式会社日立
			は作所デバイス開発センタ内
			<b>資本 河</b>
			THE STATE OF THE SHOP WAS A STATE OF

(54) [新興の各種() 電圧発生回路


(57) (요약)

(수정 유)

[과제] CHOILHU RAM (dynamic RAM) 의 전원 전압 V D D 및 내부 전원 전압 V D L 의 절대치가 작아진 경우에도 고속인 통지에 안정에 통작하고 파는 내부 전압 발생 화로를 실현한다.

(해결 수단) 내부 전압 발생 회로는 , 그 출력인 내부 전원 전압 VDL과 기준 전압 VREF와의 사이의 전위 차를 양자화했다. MOSFET 제대 신호 MC1~MCn를 대용한 조합으로 선택적에 하이 (high) 레벨 (level) 또는 저레벨 (low level) 라고 지나는 이탈로그 (analog) - 디지털 (digital) 변환 회로 A/D와 , 병혈 형태에 설치되고, 또한 그 게이트 (gate) 에 대용한 MOSFET 제대 신호 MC1~MCn를 받고 선택적에 온 (on) 또는 오프 (off) 로 된 전위 제대 MOSFETP 11~P·1 n와 율(률) 포함한 디지털 (digital) 강압 회로 DVG와 , 그 출력 노드 (node) 가 디지털 (digital) 강압 회로 DVG에 공통 결합되고, 다른 전위 제대 MOSFET의 게이트 (gate) 전압을 마날로그 (analog) 과녁에 제어하고 소정의 내부 전원 전압을 생성한 마날로그 (analog) 강압 회로에 의하고 구성한다.

# デジタル序圧回路の基本構成(実施例1)



(특허청구의 범위)

[청구항 1] 제1의 전압이 공급된 제1의 전압 공급점과 실질적인 제2의 전압 공급점과의 사이에 병렬 형태에 설치되고 대용한 제1의 제어 신호의 유효 레벨 (level)를 받고 각각 선택적에 온 (cn) 상태로 된 제1 도전형의 여러의 제1의 전위 제어 MOSFET를 포함한 제1의 전위 제어회로를 구비하고, 또한,

상기 제2의 전압 공급점에 있어 그 절대치가 상기 제1의 전압과는 다른 제2의 전압을 생성한 것을 특징으로 한 전압 밤생 회로

(청구항 2) 청구항 1에 있어,

상기 제 1의 전위 제어회로는 /

실질적인 상기 제 2의 전압과 소정의 기준 전압의 전위를 비교하고, 그 전위치에 띨랐던 전위의 출력 신호를 형성한 차통 증폭 회로와 ,

상기 차등 증폭 회로의 출력 신호를 그 전위에 의하고 양자화하고, 상기 제1의 제어 신호를 소정의 조합으로 선택적 에 유효 레벨 (level) 라고 지나는 아날로그 (analog) · 디지털 (digital) 변환 회로와 율(률) 포함한 것인 것을 특 징으로 한 전압 발생 회로

(청구항 3) 청구항 2에 있어,

삼기 아날로그 (analog) · 디지털 (digital) 변환 회로는 ,

상기 제1의 제어 신호의 각각에 대응하고 설치되고, 그 입력단자에 상기 차동 종폭 회로의 출력 신호를 공통에 받고 , 그 논리 스레시홈도레벨이 각각 다르고, 또한 그 실질적인 출력 신호가 대응한 상기 제1의 제어 신호이(가) 된 여 러의 논리 게이트 (gate) 를 포함한 것인 것을 특징으로 한 전압 발생 회로.

[청구함 4] 청구함 2 또는 청구함 3에 있어.

상기 차통 증폭 회로는 , 상기 제 2의 천압이 분압되고 된 제 3의 전압과 상기 기준 전압의 전위를 비교한 것인 것을 특징으로 한 전압 발생 회로.

[청구항 5] 청구항 1, 청구항 2, 청구항 3 또는 청구항 4 에 있어.

상기 제 1의 전위 제어회로는 , 비교적 만정된 주기 및 듀티 (duty) 의 입력 함스 신호를 기초로 상기 제 1의 전입의 전위에 탐닷된 듀티 (duty) 의 출력 팔스 신호를 생성한 듀티 (duty) 제어회로를 포함한 것이고.

상기 제 1의 제어 신호는 , 상기 출력 팔스 신호가 유효 레벨 (level) 로 된 기간만 선택적에 유효 레벨 (level) 로 된 것인 것을 특징으로 한 전압 발생 회로.

[청구항 6] 청구항 1, 청구항 2, 청구항 3 또는 청구항 4 에 있어.

상기 제 1의 전위 제어회로는 ,

비교적 안정된 주기 및 듀티 (duty) 의 입력 팔스 신호를 기초로, 상기 제 1의 천압의 전위에 딸랐던 듀티 (duty) 의 혈력 팔스 신호를 생성한 듀티 (duty) 제어회로와 ,

상기 제 1의 전압 공급점과 상기 제 1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 와의 사이에 설치되고, 상기 울력 팔스 신호의 유효 레벨 (feyel) 를 받고 선택적에 온 (on) 상태로 된 제 1 도전형의 제 1의 MOSFE T와 물(를) 포함한 것이다. 것을 특징으로 한 전압 발생 회로.

[청구함 7] 청구함 1, 청구함 2, 청구항 3 또는 청구항 4 메 있어;

삼기 제1의 전위 제어회로는 ,

비교적 안정된 주기 및 듀티 (dutý) 의 입력 팔스 신호를 기초로, 삼기 제 1의 전압의 전위에 발랐던 듀티 (dutý) 의 출력 팔스 신호를 생성한 듀티 (dutý) 제대회로와 ,

상기 제1의 전위 제어 MOSFET의 공통 결합된 드레인 (drain) 와 상기 제2의 전압 공급점과의 사이에 설치되고, 상기 출력 필스 신호의 유호 레벨 (level) 를 받고 선택적에 온 (on) 상태로 된 제1 도전함의 제2의 MOSFET와 옵(롭) 포함한 것인 것을 특징으로 한 전압 탑생 회로.

[청구항 8] 청구항 1, 청구항 2, 청구항 3 또는 청구항 4 에 있어.

삼기 제1의 전위 제어회로는 .

비교적 안정된 전위의 게이트 (gate) 전압을 생성한 게이트 (gate) 전압 발생 회로와,

상기 제1의 전압 공급점과 상기 제1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 와의 사이에 설치되고 , 그 게이트 (gate) 에 상기 게이트 (gate) 전압을 받는 제2 도전형의 제3의 MOSFET와 을(를) 포함한 것인 것을 특징으로 한 전압 발생 회로.

(청구항 9) 청구항 1에 있어,

상기 제1의 전위 제머회로는 , 상기 제2의 전압미라고 대응한 기준 전압의 전위를 각각 비교하고, 대응한 상기 제 1의 제머 신호를 선택적에 유효 레벨 (level) 라고 지나는 여러의 차동 증폭 회로를 포함한 것인 것을 특징으로 한 전압 발생 회로.

[청구항 ! 0] 청구항 1, 청구항 2, 청구항 3, 청구항 4, 청구항 5, 청구항 6, 첨구항 7, 청구항8 또는 청구항 9 에 있대,

상기 전압 발생 회로는 , 상기 제 1의 전압 공급점과 상기 제 2의 전압 공급점과의 사이에 설치되고, 그

컨덕턴스 (conductance) 가 대응한 제 2의 제어 신호의 전위에 따르고 아날로그 (analog) 과녁에 변화된 제 1 도전형의 제 2의 전위 제어 MOSFET를 포함한 제 2의 전위 제어회로를 구비한 것인 것을 특징으로 한 전압 발생 회로

[청구항 11] 청구항 1, 청구항 2, 청구항 3, 청구항 4, 청구항 5, 청구항 6, 청구항 7, 청구항 8, 청구 항 9 또는 청구항 1 0에 있어,

상기 전압 발생 회로는 , 메모리 (memory) 집적회로 장치에 내장된 것이고,

상기 제 2의 전압은 , 상기 메모리 (memory) 집적회로 장치의 주된 논리 회로의 통작 전원으로서 공급된 것인 것을 특징으로 한 전압 발생 회로.

[청구항 12] 제1의 전압이 공급된 제1의 전압 공급점과 실질적인 제2의 전압 공급점과의 사이에 병탈 형태에 설치되고, 대응한 제1의 제어 신호의 유효 레벨 (level)를 받고 각각 선택적에 온 (on). 상태로 된 제1 도전형의 여러의 제1의 전위 제어 MOSFET를 포함한 제1의 전위 제어회로와 . 상기 제 1의 전압 공급점과 실질적인 상기 제 2의 전압 공급점과의 사미에 설치되고, 그 컨덕턴스 (conductance) 가대응한 제 2의 제어 신호의 전위에 따르고 아날로그 (analog) 과녁에 변화된 제 1 도전형의 제 2의 전위 제어 MOSFET를 포함한 제 2의 전위 제어회로와 을(를) 구비하고, 또한,

상기 제 2의 전압 공급점에 있어 그 절대치가 상기 제 1의 전압과는 다른 제 2의 전압을 생성한 것을 특징으로 한 전 압 발생 회로

[청구항 i3] 청구항 12에 있어,

삼기 제1의 전위 제어회로는 ,

실질적인 상기 제2의 전압과 소정의 기준 전압의 전위를 비교하고, 그 전위치에 띨랐던 전위의 출력 신호를 형성한 차동 증폭 회로와 ,

상기 차등 증폭 회로의 출력 신호를 그 전위에 의하고 양자화하고, 상기 제1의 제어 신호를 소정의 조합으로 선택적 에 유효 레벨 (level) 라고 지나는 아남로그 (analog) · 디지털 (digital) 변환 회로와 율(를) 포함한 것인 것을 특 집으로 한 전압 발생 회로.

[청구항 14] 청구항 12 또는 청구항 13에 있어,

상기 차등 증폭 회로는 , 상기 제 2의 전압이 분압되고 된 제 3의 전압과 상기 기준 전압의 전위를 비교한 것인 것을 통장으로 한 전압 발생 회로.

(청구합 15) 청구항 12, 청구합 13 또는 청구항 14에 있다.

상기 제 1의 전위 제어회로는 , 비교적 안정된 주기 및 듀티 (duity) 의 입력 팔스 신호를 기초로, 상기 제 1의 전압 의 전위에 딸랐던 듀티 (duty) 의 출력 팔스 신호를 생성한 듀티 (duty) 제어회로를 포함한 것이고,

상기 제 1의 제어 신호는 , 상기 출력 팔스 신호가 유효 레벨 (level) 로 된 기간만 선택적에 유효 레벨 (level) 로 된 것인 것을 특징으로 한 전압 발생 회로.

[청구함 16] 청구항 12, 청구함 13,또는 청구항 44에 있어.

삼기 제 1의 전위 제미회로는 /

비교적 안정된 추기 및 듀티 (duty) 의 입력 팔스 선호를 기초로; 상기 제 1의 전압의 전위에 딸랐던 듀티 (duty) 의 협력 팔스 신호를 생성한 듀티 (duty) 제어회로와 ,

상기 제 1의 전압 공급점과 상기 제 1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 와의 사이에 설치되고 , 상기 출력 팔스 신호의 유효 레벨 (level) 를 받고 선택적에 온 (on). 상태로 된 제 1의 도전형의 제 1의 MOSF ET와 음(書) 포함한 것인 것을 특징으로 한 전압 발생 회로:

[청구함 17] 청구항 12, 청구항 13 또는 청구항 14에 있어.

상기 제1의 전위 제어회로는 .

대교적 안정된 주기 및 듀티 (duty) 의 입력 팔스 신호를 기초로, 상기 제1의 전압의 전위에 딸랐던 듀티 (duty) 의 출력 팔스 신호를 생성한 듀티 (duty) 제어회로와 ,

상기 제1의 전위 제어 MOSFET의 공통 결합된 드레인 (drain) 와 상기 제1의 전압 공급점과의 사이에 설치되고, 상기 출력 팔스 신호의 유효 레벨 (jevel) 를 받고 선택적에 온 (on) 상태라고된 제1 도전형의 제2의 MOSFET와 율(톱) 포함한 것인 것을 특징으로 한 전압 발생 회로.

[청구항 18] 청구항 12, 청구항 13 또는 청구항 14에 있어.

삼기 제1'의 전위 제머회로는 ,

비교적 안정된 전위의 게이트 (gate) 전압을 생성한 게이트 (gate) 전압 발생 회로와...

상기 제1의 전압 공급점과 상기 제1의 전위 제어 MOSFET의 공통 결합된 소스 (squce) 와의 사이에 설치되고 , 그 게이트 (gate) 에 상기 게이트 (sate). 전압을 받는 제2 도전형의 제3의 MOSFET와 율(률) 포함한 것인 것을 특징으로 한 전압 발생 회로.

[발명의상세한설명]

[0 0.0 4]

[발명이 속한 기술 분야] 이 발명은 전압 발생 최로에 관하고, 예를 틀면, 다이내믹 (dynamic) 형 RAM (랜덤 (random) 액세스 (access) 메모리 (memory) ) 등에 내장된 내부 전압 발생 회로및 그 동작의 고속화 및 안정화에 이용하고 특히 유효한 기술에 관한 것이다.

(n·n n 2)

[증래의 기술] 다이내믹 (dynamic) 형 메모리 (memory) 셑 (cell)가 격자상에 배치되고 된 메모리 (memory) 이 레이 (array)를 그 기본 구성요소라고 지나는 다이내믹 (dynamic) 형 R A M이 있다. 다이내믹 (dynamic) 형 R A M 등으로는 , 집적회로의 미세화 고집적화 기술의 진전에 따라,특히 메모리 (memory) 어레이 (array) 및 그 직접 주변 회로에 있어서 동작 전원이 저전압화 된 것이 많아, 내부 전압 발생 회로를 섭치하고, 외부 공급된 전원 전압을 기초로 비교적 작은 절대치의 내부 전원 전압을 생성하고, 각 내부 회로의 동작 전원으로서 공급한 방법이 채택된다.

[0003]

 지 전위 VSS에 결합된다. 내부 전원 전압 공급 점VDL과 접지 전위 VSS와의 사이에는 , 상기 부하이(가) 된 논리 회로가 결합되고, 또한 전위 안정화를 위한 용량 C4가 설치된다.

[0004] 내부 전원 전압 VDL이 기준 전압 VREF보다 낮은 전위로 된다면 나무, 차통 증폭 회로 DA4의 출력 신호의 전위는 , 그 전위차에 [마르고 낮아지기 위해(때문에) , 전위 제어 MOSFETP51의 컨덕턴스 (conductance) 가 커지고, 내부 전원 전압 VDL의 전위는 상승한다. 한편, 내부 전원 전압 VDL이 기준 진압 VREF보다(부터) 비싼 전위로 된다면 나무, 차통 증폭 회로 DA4의 출력 신호의 전위는 , 역으로 그 전위 차에 [마르고 높아지기 위해(때문에) , 전위 제어 MOSFETP51의 컨덕턴스 (conductance) 가 작아지고, 내부 전원 전압 VDL의 전위는 저하된다. 이 결과, 내부 전원 전압 VDL의 전위는 , 기준 전압 VREF를 향하고 마탈로그 (analos) 과녁에 제어되고, 수습한다.

[0 0 0 5] 와 귤림대가, 다이내믹 (dynamic) 형 R A M의 고집적화, 대용량화가 나이가고, 내부 전원 전압 V D L 에 대한 부하가 증대면, 전위 제어 MOSFETP 5 1으로서 큰 구동 능력이 필요해지고, 그 사이즈 (size) 가극히 큰 것이(가)된다. 이 때문에, 내부 전압 발생 최로 V G의 레이어웃 (layout) 소요 면적이 커지고, 다이내믹 (dynamic) 형 R A M의 저비용화가 저해됨과 동시에, 그 사이즈 (size)의 대형화에 수반하고 전위 제어 MOSFETP 5 1의 게이트 (gate) 용량이 커지고, 내부 전압 발생 회로 V G 로서의 전위 제어 동작이 늦어진다. 또, 다이 내믹 (dynamic) 형 R A M의 저전압화가 나아가고, 전원 전압 V D D 및 내부 전원 전압 V D L의 전위가 각각 예를 들면 2.5 V (몸트 (wolt)) 및 1.8 V 정도에 작은 절대치이(가)되면, 상응하고 전위 제어 MOSFET P 5 1의 소스 (sauce) 드레인사이 전압 및 게이트 (gate) : 소스 (sauce) 간 전압이 압축된다. 이 결과, 전위 제어 MOSFETP 5 1의 구동 등력이 저하되고, 내부 전압 발생 회로 V G 로서의 공급 능력이 저하됨과 동시에, 게이트 (gate) : 소스 (sauce) 간 전압의 압축된다. 당한 늦어지고, 내부 전압 전압 V D L의 전위가 불안정이(가)되고, 다이내믹 (dynamic) 형 R A M의 동작이 불안정이(가)된다.

[0.0 0 6] 이 발명의 목적은 , 전원 전압 및 내부 전원 전압의 절대치가 비교적 작아진 경우에도 고속인 동시에 안정에 동작하고 파는 전압 발생 회로를 제공한 것에 있다. 이 발명의 다른 목적은 , 내부 전압 발생 회로를 구비한 다이내믹 (dynamic) 형 RAM 등의 동작을 안정화되고, 다이내믹 (dynamic) 형 RAM 등의 저비용화를 도모한 것에 있다.

[û û û 7.] 이 합영의 상기및 그 밖의 목적과 신규 특징은 . 이 명세서의 기술 및 첨부도면에서 밝혀지는 것이다.

[과제를 해결하기 위한 수단] 본원에 있어 명시된 발명증 대표적인 것이지만 개요를 간단하게 설명하면, 다음과 같이이다. 즉, 내부 전압 발생 회로를 구비하고 그 동작 전원의 저전압화가 도모된 다이내믹 (dynamic) 형 유 A M 등에 있어, 내부 전압 발생 회로를 그 출력인 내부 전원 전압과 소정의 기준 전압과의 사이의 전위차를 양자화하고 여러의 MOSFET 제어 신호를 대용한 조합으로 전택적에 하이 (hish) 레벨 (level) 또는 저레벨 (low level) 라고 지나는 이탈로그 (analos) 디지털 (digital) 변환 회로와 , 병렬 형태에 설치되고, 극히 작은 사이즈 (size.) 이로 형성되고, 또한 그 게이트 (sate) 에 대용한 MOSFET 제어 신호를 받는 것으로 선택적에 온 (on) 상태 또는 오프 (off) 상태로 된 다수의 제 의 전위 제어 MOSFET와 를(를) 포함한 디지털 (digital) 강압 회로와 그 눌력 노드 (node) 가 디지털 (digital) 강압 회로와 공룡 결합되고, 중간적인 사이즈 (size)로 된 제 2의 전위 제어 MOSFET의 게이트 (sate) 전압을 이탈로그 (analos) 과녁에 제어한 것에 의하고 소정의 전위의 내부 전원 전압을 생성한 이탈로그 (analos) 강압 회로와 를 기초로 구성한다. 또, 디지털 (digital) 강압 회로에 , 전원 전압을 생성한 이탈로그 (analos) 강압 회로와 를 기초로 구성한다. 또, 디지털 (digital) 강압 회로에 , 전원 전압을 생성한 이탈로그 (analos) 강압 회로와 를 기초로 구성한다. 또, 디지털 (digital) 강압 회로에 , 전원 전압의 전위 변통에 따르고 출력 팔스 신호의 듀티 (duty)를 제어한 듀티 (duty) 제어회로를 설치하고, 이탈로그 (analos) 나디지털 (digital) 변환 회로에 의한 MOSFET 제어 신호의 생성을 출력 팔스 신호에 의하고 제어하고, 또는 제 1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 또는 드레인 (drain) 가장자리에 출력 팔스 신호를 받는 자료 (channel) 형의 제 1 또는 제 2의 MOSFET를 설치하고, 혹은 제 1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 가장자리에 , 소정의 게이트 (gate) 전압을 받는 N 채널 (channel) 형의 제 3의 MOSFET를 설치한다.

[0.0009] 삼기한 수단에 의하면, 아날로그 (analog) 강압 회로에 의하고 내부 전원 전압의 전위를 리니어 (linear) 하게 제어한 것을 할 수 있고, 게다가 아날로그 (analog) 강압 회로를 구성한 제2의 전위 제어 M O.S.F.E.T의 사이즈 (size) 를 비교적 작게 한 것을 할 수 있는다면 모두, 다지털 (digital) 강압 회로에서는 , 극히 작은 사이즈 (size) 의 다수의 제1의 전위 제어 MOSFET를 다지털적에 제어하고 선택적에 온 (cn) 상태 또는 오프 (off) 상태로서 , 내부 전원 전압의 전위를 고속인 동시에 안정에 제어한 것을 할 수 있다. 이것에 의하고, 전원 전압 및 내부 전원 전압의 절대치가 비교적 작게 된다 경우에도 고속인 동시에 안정에 통작하고, 게다가 그 레이더욱 (layout) 소요 면적의 축소를 도모한 전압 발생 회로를 실현한 것을 할 수 있다. 이 결과, 내부 전압 발생 회로를 구비한 다이내의 (dynamic) 형 RAM 등의 통작을 안정화될 수 있음과 동시에, 그 칩 (chip) 사이즈 (size)를 축소하고, 제비용화를 도모한 것을 할 수 있다.

#### [0 0 1 0]

[발명의 실시의 형태] 그림 1에는 , 이 발명이 적용된 다이내믹 (dynamic) 형 RAM (메모리 (memory) 집적회로 장치)의 한 실시예의 물록 도화 나타나고 있다. 동그림을 기초로, 먼저 이 실시 예의 다이내믹 (dynamic) 형 RA M의 구성 및 동작의 개요에 관하여 설명하다. 또한, 그림 1의 각 불록을 구성한 회로 소자는 , 공지인 MOSFE T 집적회로의 제조 기술에 의하고, 단결정 실리콘 (silicon) 와 같은 1개의 반도체 기판면상에 형성된다.

[0011] 그림 1에 있어, 이 실시 예의 다이내믹 (dynamic) 형 RAM은 , 레이아웃 (layout) 면적의 대부분을 차지하고 배치된 메모리 (memory) 머레이 (array) MARY를 그 기본 구성요소라고 지난다. 메모 (memo) 리어 레이 (lel) MARY는 , 그림의 수직 방향에 평행하고 배치된 소정수의 워드 (word) 선과 , 수평 방향에 평행하고 배치된 소정수조의 상보 비트 (bit) 선과 율(룔) 포함한다. 이러한 워드 (word) 선 및 상보 비트 (bit) 선의 교점에는 , 정보 축적 캐패시터 (capacitor) 및 어드레스 (address) 선택 MOSFET로 된 다수의 다이내믹 (dynamic) 형 메모리 (memory) 셀 (cell) 가 격자상에 배치된다.

【0012】이 실시에에 있어, 다이내믹 (dynamic) 형 RAM은 , 그 고집적화 대용량화에 따라, 동작 전원의 저전입화가 나아가고, 메모리 (memory) 어레이 (array) MARY 및 직접 주변 회로등의 주된 논리 회로는 , 예를 들면 1.8 V와 같이 비교적 작은 절대치의 내부 전원 전압 VDL과 접지 전위 VSS 즉 0V를 그 동작 전원이라고 지난다.

(0:013) 메모리 (memory) 어레이 (array) MARY를 구성한 워드 (word)는 , 그림의 이래쪽에 있어 X 어드레스 (address) 디코더 (decoder) X D에 결합되고, 택일적에 선택 상태로 된다. 이 X 어드레스 (address) 디코더 (decoder) X D에는 , X 어드레스 (address) 베퍼 (buffer) X B로부터 i + l 베트 (bit)의 내부 어드레스 (address) 선호 X 0 ~ X i 가 공급되고, El이밍 (timing) 발생 회로 T G로부터 내부 제어 신호 X D G가 공급된다. 또, X 어드레스 (address) 베퍼 (buffer) X B에는 , 외부의 액세스 (access) 장치로부터 어드레스 (address) 입력단 자 A 0 ~ A i 를 이용해 X 어드레스 (address) 신호 A X D ~ A X i 가 시분할적에 공급됨과 동시에, El이밍 (timing) 발생 회로 T G로부터 내부 제어 신호 X L 이 공급된다.

[DOI4] X 어드레스 (address) 버퍼 (buffer) XB는, 어드레스 (address) 입력단 자AO·Ai를 이용하고 공급된X 어드레스 (address) 신호 AXO·AXi를 내부 제어 신호 XL에 (내라 취입하고, 지지함과 통시에, 이러한 전X 어드레스 (address) 신호를 기초로 내부 어드레스 (address) 신호 XO·Xi를 형성하고, X 어드레스 (address) 디코더 (decoder) XD에 공급한다. 또, 어드레스 (address) 디코더 (decoder) XD에 공급한다. 또, 어드레스 (address) 디코더 (decoder) XD는, 내부 제어 신호 XD G의 하이 (high) 레벨 (level)를 받고 선택적에 동작 상태로 되고, 내부 어드레스 (address) 신호 XO·Xi를 디코드 (decode)하고, 메모리 (memory) 어레이 (array) MARY가 대용한 워드 (word) 선율 택일적에 선택 레벨 (level)라고 지나다. 또한, 메모리 (memory) 머레이 (array) MARY를 구성한 워드 (word) 선의 선택 레벨 (level)는, 예를 들면 3.5 V일 것인 고 전위 VPP로 된다.

[0.0 i 5] 다음에, 메모리 (memory) 어레이 (array) MARY를 구성한 상보 비트 (bit) 전은 , 그림의 왼쪽에 있어 센스인프 S A에 결합되고, 이것을 이용해 8 쌍씩 선택적에 상보 공통 데이터 (data) 전 C D 0 \*~ C D 7 \* (여기에서 , 예를 들면 비반전 공통 데이터 (data) 전 C D 0 명을 , 합쳐서 상보 공통 데이터 (data) 전 C D 0 명을 , 합쳐서 상보 공통 데이터 (data) 전 C D 0 명을 , 합쳐서 상보 공통 데이터 (data) 전 C D 0 \*의(것)과 같이 \*음(음) 불미고 나타낸다. 또, 그것이 유효하다고 된다면 나무 전택적에 지레벨 (low level)로 된 반전 신호등에 관해서는, 그 명칭의 말미에 명을 불미고 나타낸다. 이하 마찬가지 )에 접속된다.

[0.0 1 6] 센스만푸 S A에는 , Y 어드레스 (éddress) 디코더 (decoder) Y D로부터 도시되지 않는다 소청 비트 (bit) 의 비트 (bit) 선 선택 신호가 공급됨과 동시에, 타이밍 (timing) 발생 회로 T G로부터 내부 제어 신호 P C 및 PA가 공급된다. 또, Y 어드레스 (address) 디코더 (decoder) Y D에는 , Y 어드레스 (âddress) 버퍼 (buffer) Y B로부터 i + 1 비트 (bit) 의 내부 어드레스 (address) 신호 Y 0~ Y i가 공급된다면 모두, 타이밍 (timing) 발생 회로 T G로부터 내부 제어 신호 Y D G가 공급된다. 또한, Y 어드레스 (address) 버퍼 (buffer) Y B에는 , 외부의 액세스 (access) 장치로부터 머드레스 (address) 입력단 자 A 0~ A i 를 이용해 Y 어드레스 (address) 신호 A Y 0~ A Y i 가 시분합적에 공급됨과 동시에, 타이밍 (timing) 발생 회로 T G로부터 대부 제어 신호 YL 이 공급된다.

[0 0 1 7] Y 어드레스 (address) 버퍼 (buffer) YB는, 어드레스 (address) 입력단 자A 0~A 1를 미용하고 공급된 Y 어드레스 (address) 신호 AY 0~A Y i 를 내부 제어 신호 Y L에 따라 취입하고, 지지함과 동시에, 이러한 Y 어드레스 (address) 신호를 기초로 내부 어드레스 (address) 신호 Y 0~Y i 를 형성하고, Y 어드레스 (address) 디코더 (decoder) Y D에 공급한다. 또, Y 어드레스 (address) 디코더 (decoder) Y D는, 내부 제어 신호 Y D G의 하이 (high) 레벨 (level)를 받고 선택적에 동작 상태로 되고, 내부 어드레스 (address) 신호 Y 0~Y i 를 디코드 (decode) 하고, 그 줄력 신호인 비트 (bit) 전 선택 신호가 대응한 비트 (bit)를 택일적 에 하이 (high) 레벨 (level)의 선택 상태라고 지난다.

[0:0 1 8] 센스안푸S.A는 , 메모리 (memory) 어레이 (array) MARY의 각 상보 비트 (bit) 전에 대응하고 설치된 소점수의 단위 회로를 포함하고, 이러한 단위 회로의 각각은 , 한 쌍의 C MOS 인버터 (Inverter) 가 교차 결합되고 된 단위 증폭 회로와 , N 채널 (channel) 형의 3개의 프리 (free) 차지 (charse) MOS F E T가 적 병열 결합되고 된 비트 (bit) 선 프리 (free) 차지 (charse) 회로와 , N 채널 (channel) 형의 한 쌍의 소위치 (switch) MOS F E T와 읍(룹) 각각 포함한다. 이 중, 각 단위 회로의 단위 증폭 회로는 , 내부 제머 신호 P A가 하이 (high) 레벨 (level) 로 된 것으로 선택적에 또한 일제히 동작 상태로 되고, 메모리 (memory) 머레이 (array) MAR Y의 선택 워드 (word) 선에 결합된 소점수의 메모리 (memory) 셀 (cell) 로부터 대응한 상보 비트 (bit) 선을 이용하고 출력된 미소 독취 신호를 각각 증폭하고, 내부 전원 전압 V D L일 것인 하이 (high) 레벨 (level) 또는 접지 전위 VS S일 것인 저레벨 (low level) 의 2치 독취 신호라고 지난다.

[0 0 1 9] 한편, 센스안푸SA의 각 단위 회로의 비트 (bit) 선 프리 (free) 차지 (charge) 회로를 구성한 프리 (free) 차지 (charge) MOSFET는 , 내부 제어 신호 PC의 하이 (high) 레벨 (level)를 받고 선택적에 또한 일제히 온 (on) 상태이(가) 되고, 메모리 (memory) 머레이 (array) MARY가 대용한 상보 비트 (bit) 선의 비반전 및 반전 신호선을 내부 전원 전압 VDL의 2분의 1 즉 0.9 V일 것인 중간 전위에 프리 (free) 차지 (charge) 지난다. 또, 각 단위 회로의 스위치 (switch) MOSFET벌은 , 비트 (bit) 선 선택 신호가 대용한 비트 (bit)가 하이 (high) 레벨 (level)로 된 것으로 8쌍씩 선택적에 온 (on) 상태이(가) 되고, 메모리 (memory) 머레이 (array) MARY가 대용한8 조의 상보 비트 (bit) 선과 상보 공통 데이터 (data) 선 CD0\*~CD7\* 외의 사이를 선택적에 접속 상태라고 지난다.

【0.020】 상보 공통 데이터 (data) 션 CDO \*~CD7 \*은 ; 데이터 (data) 입출력 회로 IO가 대응한 단위 회로에 결합된다. 이 데이터 (data) 입출력 회로 IO에는 , EN이밍 (timing) 발생 회로 TG로부터 내부 제머 신 호 WP 및 OG가 공급된다.

[0 0 2 1] 데이터 (data) 입출력 회로 IO는 , 상보 공통 데이터 (data) 션 CD 0 \*~ CD 7 \*에(로) 대용하고 설치된 8개의 단위 회로를 구비하고, 이러한 단위 회로의 각각은 , 라이토마 니 두 및 메인안푸라면 이름다움에 데이터 (data) 입력 버퍼 (buffer) 및 데이터 (data) 출력 버퍼 (buffer) 를 포함한다. 이 중, 각 단위 회로를 구성한 리이토안푸의 출력 단자 및 메인안푸의 입력단자는 , 대용한 상보 공통 데이터 (data) 선 C D O \*~ C D 7 \*에(로) 각각 공통 결합된다. 또, 각 단위 회로의 라이토안푸의 입력단자는 , 대용한 데이터 (data) 입력 버퍼 (buffer) 의 출력 단자에 각각 결합되고, 각 단위 회로의 메인안푸의 출력 단자는 , 대용한 데이터 (data) 출력 버퍼 (buffer) 의 입력단자에 결합된다. 각 단위 회로를 구성한 데이터 (data) 입력 버퍼 (buffer) 의 입력단자에 결합된다. 각 단위 회로를 구성한 데이터 (data) 입력 버퍼 (buffer) 의 입력단자 및 데이터 (data) 합력 버퍼 (buffer) 의 입력단자 및 데이터 (data) 합력 버퍼 (buffer) 의 합력단자 및 데이터 (data) 합력 단자

[0 0 2 2] 데이터 (data) 입출력 회로 I 0의 각 단위 회로의 데이터 (data) 입력 버퍼 (buffer) 는 , 다이내믹 (dynamic) 형 R A MOI 기록하고 상태로 선택 상태로 된다면 나무, 데이터 (data) 압력단 자 D 0~D 7을 이용하고 공급된 8 비트 (bit) 가 기록하고 데이터를 읽어들이고, 대용한 라이토만푸에 각각 전달한다. 이 때, 각 단위 회로의 라이토안푸는 , 내부 제어 신호 W P의 하이 (high) 레벨 (level)를 받고 선택적에 동작 상태이(가) 되고, 대용한 데이터 (data) 입력 버퍼 (buffer) 로부터 전달된 기록하고 데이터 (data) 를 각각 소정의 상보 기록 신호라고한 후, 상보 공통 데이터 (data) 선 C D 0 \*~C D 7 \*로부터 센스만푸S A를 이용하고 메모리 (memory) 어레이 (array) MARY가 선택된 8개의 메모리 (memory) 셀 (cell) 에 기록한다.

[0.0 2 3] 한편, 데이터 (data) 입출력 회로 I O의 각 단위 회로의 메인만푸는 , 다이내믹 (dynamic) 형 R A M 이 판독 모드(mode)로 선택 상태로 된다면 나무, 메모리 (memory) 어레이 (array) MAR Y가 선택된 8개의 메모리 (memory) 셸 (cell) 로부터 센스만푸S A 및 상보 공통 데이터 (data) 션 C D O \* ~ C D 7 \*율(를) 이용하고 출력된 2차 독취 신호를 더욱 증폭하고, 대응한 데이터 (data) 출력 배퍼 (buffer) 에 전달한다. 이 때, 각 단위 회로의 데이터 (data) 출력 배퍼 (buffer) 는 , 내부 제어 신호 이 C의 하이 (high) 레벨 (level) 를 받고 선택적에 등작 상태이(가) 되고, 대응한 메인만푸로부터 전달된 독등 데이터(data)를 더욱 증폭한 후, 데이터 (data) 입출력 단자 D O ~ D 7을 이용하고 외부의 액세스 (access) 장치에 출력한다.

[0 0 2 4 ] 타이밍 (timing) 발생 회로 T G는 , 외부의 액세스 (access) 장치로부터 시동 제이 신호로서 공급된 왁스 (wax) 머드레스 (address) 스트로보 (stroboscope) 신호 R A S B, 탈럼 (column) 머드레스 (address) 스 트로보 (stroboscope) 신호 C A S B라면 이름다움에 라이트 이네이블 (write enable) 신호 W E B를 기초로, 상기 각종의 내부 제어 신호등을 선택적에 형성하고, 다이내믹 (dynamic) 형 R A M의 각 부분에 공급한다.

(0025)이 실시 예의 CHOILIU (dynamic) 형 RAM은 , 또한, 내부 전압 발생 회로 VG를 구비한다. 내부 전압 발생 회로 VG는 , 외부 단자 VDD 및 VSS를 이용하고 공급된 전원 전압 VDD (제1의 전압) 및 접지전위 VSS를 기초로, 내부 전원 전압 VDL (제2의 전압)을 생성하고, CHOILIU (dynamic) 형 RAM의 각 부분에 공급한다. 이 살시에에 있어, 전원 전압 VDD는 , 그 중심 전위가 예를 들면 2.5 V로 되고, 그 전위 변동의 허용 범위는 그 10%가장자리유리±0.25 V로 된다. 또한, 내부 전압 발생 회로 VG의 구체적 구성등에 관해서는, 후에 상세히 설명한다.

[0.0 2 6] 그림 2에는 , 그림 1의 다이내믹 (dynamic) 형 RAM에 포함된 내부 전압 발생 회로 VG (전압 발생 회로)의 한 실시예의 블록 도화 나타나고, 그림 3에는 , 그 한 실시예의 출력 특성도가 나타나고 있다. 또, 그림 4에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 기준 전압 발생 회로 VRFG의 한 실시예의 기본 구성도가 나타나고 있다. 이러한 그림을 기초로,이 실시 예의 다이내믹 (dynamic) 형 RAM에 포함된 내부 전압 발생 회로 VG의 구성 및 통작의 개요에 관하여 설명하다. 또한, 이하의 기본 구성도 및 회로도에 있어, 그 채널 (channel) (백 (back) 게이트 (gate) )부에 화살표가 부착된 MOSFET는 P 채널 (channel) 형 (제 1 도전형)으로 있고 , 화살표가 부착되지 않는다 채널 (channel) 형 (제 2 도전형) MOSFET라고 구별하고 나타난다.

[0.00 2.7] 그림 2에 있어, 이 실시 예의 내부 전압 발생 회로 VG는 , 모두 전원 전압 VDD 및 접지 전위 VSS를 주된 동작 전원이라고 지나는 기준 전압 발생 회로 VRFG라면 마름다움에 마탈로그 (analos) 강압 회로 AVG (제 2의 전위 제어회로) 및 디지털 (digital) 강압 회로 DVG (제 1의 전위 제어회로)를 구비한다. 이 중 기준 전압 발생 회로 VRFG는 , 그림 4에 나타나도록, 그 소스 (sauce)가 전원 전압 VDD에 결합되든지 개그 게이트 (sate)가 접지 전위 VSS에 결합된 것으로 정상적에 온 (on) 상태로 된 자료 (channel) 형 (제 1도전형)의 MOSFETP1과 , 적렬 결합된 각각 3개의 저항 R1~R3이라면 마름다움에 다이오드 (diode) 형 대의 NPN 형 바이플러 (bipolar) 트랜지스터 (transistor) T1~T3과 을(를) 포함하고, 전원 전압 VDD 및 접지 전위 VSS를 기초로 1. BV의 기준 전압 VREF를 생성하고, 마탈로그 (analos) 강압 회로 AVG 및 디지털 (digital) 강압 회로 DVG에 공급한다. 기준 전압 발생 회로 VRFG를 구성한 저항 R2 및 R.3이라면 마름다움에 트랜지스터 (transistor) T1 및 T2는 , 대용한 품조 (fuse) F1~F4가 절단된 것으로 선택적에 유효하다고 되고, 이것에 의하고 내부 전원 전압 VDL의 전위 제머가 가능해진다.

[0.0 2 8] 한편, 내부 전압 발생 회로 VG의 마날로그 (analos) 강압 회로 AVG는 , 후술하는 바와 같이, 그 협력인 내부 전원 전압 VDL과 기준 전압 VREF의 전위를 비교해 그 전위처에 딸랐던 전위의 출력 신호를 생성 한 차용 증폭 회로와 , 이 차용 증폭 회로의 출력 신호의 전위에 따르고 그 컨덕턴스 (conductance) 가 마날로그 (analos) 과녁에 제어된 전위 제어 MOSFET와 읍(읍) 포함하고, 전원 전압 VDD 및 접지 전위 VS S를 기초로, 그 중심 전위가 1 . 8 V로 된 내부 전원 전압 VDL를 생성한다.

(0:0 2:9) 또, 디지털 (digital) 강압 회로 DVG는 , 후습하는 비와 같이, 그 촙력인 내부 전원 전압 VDL과 기준 전압 VREF의 전위를 비교해 그 전위차에 딸랐던 전위의 촵력 신호를 생성한 차동 증폭 회로와 , 이 차동 증 폭 회로의 쫍력 신호를 그 전위에 의하고 알자화하고 소정 비트 (bit) 의 MOSFET 제어 신호를 소정의 조합으로 선택적에 하이 (high) 레벨 (level) 또는 저레벨 (low level) 라고 지나는 아날로그 (analog) 디지털 (digital ) 변환 회로 라고, 전원 전압 공급 점VDD 및 내부 전원 전압 공급 점VDL 사미에 병렬 형태에 설치되고 대응한 MOSFET 제머 신호에 따라 선택적에 오프 (off) 상태 또는 온 (on) 상태로 된 다수의 전위 제머 MOSFET와 율(晉) 포 합하고, 전원 전압 VDD 및 접지 전위 VSS를 기초로, 역시 그 중심 전위가 1.8V로 된 내부 전원 전압 VD L을 생성한다.

[0030] 마날로그 (analos) 강압 회로 AVG 및 디지털 (digital) 강압 회로 DVG에 의하고 생성된 내부 전 원 전압 VDL은 , 전술과 같이, 메모리 (memory) 머레이 (array) MARY 및 직접 주변 회로를 포함한 다이내믹 (dynamic) 형 RAM의 주된 논리 회로에 동작 전원으로서 공급된다.

[0031] 과 귤림대로, 내부 전원 전압 VDL의 전위는, 그림 3에 굵은 점선으로 나타나도록, 미상적으로는, 전원 전압 VDD가 1.8 V이하로 된다 영역에 있어 전원 전압 VDD와 동전위로 되기 위해 변화하고, 전원 전압 VDD가 1.8 V를 초과한 영역에서는, 목표 전위 즉 1.8 V에 고정된다. 그러나, 실제로는, 전원 전압 VDD가 1.8 V를 초과한 영역에서도 그 전위가 부드럽게 변화하고, 전원 전압 VDD의 사용 범위 즉 2.5 V±0.2 5 V의 영역내에 있어 그 전위 규정 즉 1.8 V±0.2 V를 총즉시키는 것으로 되다. 또한, 내부 전원 전압 VDL의 전위는, 다이내의 (dynamic) 형 RAMOI 액티브 (active) 상태에 있는다면 나무 상기 전위 규정을 총즉시키는 것으로 되고, 다이내의 (dynamic) 형 RAMOI 삭티바이 (stand-by) 상태에 있는 때에는이나 아저하된다.

[0 0 3.2] 이 십시에에 있어, 마날로그 (analos) 강압 회로 AVG를 구성한 전위 제어 MOSFET는, 후술하는 바와 같이, 중간적인 사이즈 (size) 로써 형성됨과 동시에, 그 게이트 (gate) 전위는, 대응한 차통 증폭 회로의 출력 신호를 받고 마날로그 (analos) 과녁에 변화되고, 이것에 의하고 그 출력인 내부 전원 전압 VDL의 전위도 마날로그 (analos) 과녁에 말하지면 리니어 (linear) 하게 또한 비교적 천원히 제어된다. 한편, 디지털 (digital) 강압 회로 DVG를 구성한 다수의 전위 제어 MOSFET는, 각각 극히 작은 사이즈 (size) 로써 형성됨과 동시에, 그 게이트 (gate) 에 공급된 MOSFET 제어 신호는, 아날로그 (analos) · 디지털 (digital) 변환 회로의 양자화 기능에 의하고 말하자면 디지털적에 형성된다. 이 때문에, 그 전위 제어도, 각 전위 제어 MOSFET를 선택적에 오프 (off) 상태 또는 온 (on) 상태라고 지나는 형태로 디지털 (digital) 에 행해지고, 이것에 의하고 그 출력인 내부 전원 전압 VDL의 전위도 미소한 스탭 (steppe) 로써 단계적에 또한 고속에 제어된다.

[0.03.3] 미상의 결과, 본 실시에로는 , 다이내믹 (dynamic) 형 RAM이 극히 고집적화 대용량화 되고, 또 그동작 전원미 상당히 저전압화 팀에도 불구하고, 2개의 강압 회로 즉 이날로그 (analog) 강압 회로 AVG 및 디지털 (digital) 강압 회로 DVG의 동작 특성을 효과적에 조합시키고 내부 전원 전압 VDL의 전위 제어가 원활하며 고속에 행해지고, 다이내믹 (dynamic) 형 RAM의 동작의 안정화 및 저비용화가 도모된다.

[0 0 3 4] 그림 5 에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 이탈로그 (analos) 강압 회로 AVG의 한실시에의 기본 구성도화 나타나고, 그림 5에는 , 그 한 실시에의 시스템 (system) 개념도가 나타나고 있다. 또, 그림 7에는 , 그림 5의 아탈로그 (analos) 강압 회로 AVG의 제 1의 실시 예의 회로도가 나타나고, 그림 8에는 , 그제 2의 실시 예의 회로도가 나타나고 있다. 이러한 그림을 기초로, 내부 전압 발생 회로 VG에 포함된 아탈로그 (analos) 강압 회로 AVG의 구체적 구성 및 통작및 그 특징에 관하여 설명하다. 또한, 그림 7은 , 그림 5의 이탈로그 (analos) 강압 회로 AVG의 구체적 구성 및 통작및 그 특징에 관하여 설명하다. 또한, 그림 7은 , 그림 5의 이탈로그 (analos) 강압 회로 AVG의 자동 증폭 회로 DA1의 부분만을 구체적으로 개서한 것이기 위해(때문에), 그림 7에 관한 설명은 해당 부분에 관해서만 추가한다. 또, 그림 8의 이탈로그 (analos) 강압 회로 AVG는 , 그림 7의 실시에를 기본적으로 답습한 것이기 위해(때문에), 그림 8에 관한 설명은 , 그림 7과 다른 부분에 관해서만 추가한다.

[0.0.3 5] 그림 5에 있어, 아날로그 (analog) 강압 최로 A V G는 , 특히 제한되지 않는지만 , 그 반전 입력단 자 - 에(로) 기준 전압 V R E F를 받는 차용 증폭 최로 D A 1 (제 2의 차용 증폭 최로) 과 , 그 게이트 (sate)에 차용 증폭 최로 D A 1의 출력 신호 즉 제어 신호 V C (제 2의 제어 신호)를 받는 채널 (channel) 형의 전위 제어 MOSFETP2 (제 2의 전위 제어 MOSFET)와 을(를) 포함하다. 또한, 이 실시 예의 다이내믹 (dynamic)형 R'AM은 , 고집적화 대규모화가 나아가고, 비교적 큰 기억 용량을 갖지만 , 아날로그 (analog) 강압 최로 A V G의 공급 능력을 결정된 전위 제어 MOSFETP2는 , 아날로그 (analog) 강압 최로 A V G의 공급 능력을 결정된 전위 제어 MOSFETP2는 , 아날로그 (analog) 강압 최로 A V G의 공급 등력을 결정된 전위 제어 MOSFETP2는 , 아날로그 (analog) 강압 최로 A V G의 등 등록을 갖는다. 그러나, 본 실시 예의 경우, 상기와 같이, 아날로그 (analog) 강압 최로 A V G의 병혈 형태에 디지털 (disital) 강압 최로 D V G 가 설치되고, 아날로그 (analog) 강압 최로 A V G의 병혈 형태에 디지털 (disital) 강압 최로 D V G 가 설치되고, 아날로그 (analog) 강압 최로 A V G의 용급 등록의 부족분이 보충되다.

[0036] 마날로그 (analog) 강압 회로 AVG를 구성한 전위 제어 MOSFETP2의 소스 (sauce)는 , 전원 전압 공급 점VDD (제1의 전압 공급 점)에 결합되고, 그 드레인 (drain)는 , 마날로그 (analog) 강압 회로 AVG의 출력 노드 (node) 즉 내부 전원 전압 공급 점VDL (제2의 전압 공급 점)에 결합된과 동시에, 자동 증폭 회로 DA1의 비반진 입력단 자+에(로) 결합된다. 내부 전원 전압 공급 점VDL은 , 또한 전위 제한용의 클램프 (clamp) 회로를 구성한 다미오드 (diode) 형태의 3개의 N 채널 (channel) MOSFETN1~N3을 이용하고 접지 전위 VSS에 결합된과 동시에, 전위 안정화용의 용량 C1이라면 마를다음에 발진 방지용의 위상 보상 회로를 구성한 저항 R4 및 용량 C2를 이용하고 접지 전위 VSS에 결합된다. 말할 필요도 없고, 내부 전원 전압 공급 점 VDL에는 , 내부 전원 전압 VDL의 부하이(가)된 다미내의 (dynamic) 형 RAM의 주된 논리 회로가 결합된다.

[0'0'3 7] 여기에서 , 아날로그 (analog) 강압 회로 AVG의 차동 증폭 회로 DA1은 , 그림 7이 가늘은 점선내에 나타나도록, 차동 형태로 된 한 쌍의 N 채널 (channel) MOSFETN4 및 N5와 , 미러한 MOSFETN4 및 N5의 드레인 (drain) 가장자리에 설치된 한 쌍의 P 채널 (channel) MOSFETP3 및 P4와 율(를) 포함한다. MOSFETP3 및 P4의 소 (saw)

스는 , 전원 전압 VDD에 결합된다. 또, MOSFETP3의 게이트 (gate)는 , 그 드레인 (drain)에 결합됨과 통시에, MOSFETP4의 게이트 (gate)에 결합된다. 미것에 의하고, MOSFETP3 및 P4는 이른바 미라 형태로 되고, 차동 MOSFETN4 및 N5에 대한 액티브 (active) 부하로서 작용한다.

(0038) 한편, 처동 증폭 회로 DAI을 구성한 차동 MOSFETN4 및 N5의 공통 결합된 소스 (sauce) 는 , 그 게이트 (gate) 에 이네이를 (enable) 신호 EN을 받는N 채널 (channel) 형의 구동 MOSFETN6을 이용하고 접지 전위 VSS에 결합된다. 차동 MOSFETN4의 게이트 (gate) 는 , 차동 증폭 회로 DAI의 비반전입력단 자+이(가) 되고 내부 전원 전압 공급 점VDL에 결합되고, 차동 MOSFETN5의 게이트 (gate) 는 , 그 반전 입력단 자-으로서 기준 전압 VREF가 공급된다. 차동 MOSFETN5 즉 MOSFETP4의 드레인 (drain) 에 있어서 전위는 , 제어 신호 VC로서 전위 제어 MOSFETP2의 게이트 (gate) 에 공급된다. 이것에 의하고, 차동 MOSFETN4 및 N5는 , 이네이븀 (enable) 신호 EN이 하이 (high) 레벨 (level) 로되고 구동 MOSFETN6이 온 (on) 상태로 된 것으로 선택적에 등작 상태이(가) 되고, 기준 전압 VREF 및 내부 전원 전압 VDL의 전위를 비교하고, 그 전위차에 딸랐던 전위의 제어 신호 VC를 생성한다.

[0.0 3 9] 내부 전원 전압 VDLO 기준 전압 VREF보다 낮은 전위로 된다면 나무, 처동 증폭 회로 DA1으로는 , 차동 MOSFETN5의 컨덕틴스 (cónductance) 가 차동 MOSFETN4보다(부터) 커지고, 이것을 받고 제어 신호 VC의 전위가 상승한다. 이 때문에, 전위 제어 MOSFETP2의 컨덕틴스 (conductance) 가 상승하고 작아지고, 이것을 받고 내부 전원 전압 VDL의 전위가 저하된다. 한편, 내부 전원 전압 VDL이 기준 전압 VREF보다(부터) 비싼 전위로 된다면 나무, 차동 증폭 회로 DA1으로는 , 차동 MOSFETN5의 컨덕틴스 (conductance) 가 차동 MOSFETN4보다(부터) 작아지고, 이것을 받고 제어 신호 VC의 전위가 낮아진다. 이 때문에, 전위 제어 MOSFETP2의 컨덕틴스 (conductance) 가 상용하고 커지고, 내부 전원 전압 VDL의 전위가 상승한다. 이상의 결과, 내부 전원 전압 VDL의 전위는 기준 전압 VREF를 향하고 자동적으로 수습하고, 그 중심 전위는 기준 전압 VREF의 전위 1.8 VOI(가)된다.

[0:040]과 골링대로 , 마날로그 (analos) 강압 회로 AVG를 시스템 (system)로서 보았던 경우, 구성요소미 (가)된 처음 증폭 회로 DAT은 , 그림 6에 나타나도록, 기준 전압 VREF 및 내부 전원 전압 VDL를 받는 감산기와 , s 평면상의 전달 함수A(s)를 갖는 회로망으로 표시된다. 또, 전위 제어 MOSFETP2는 , 동일하게 s 평면상의 전달 함수B(s)를 갖는 회로망으로서 표시되고, 전위 안정화용의 용량 C1이나 저항 R4 및 음량 C2로 된 위상 보상 회로를 포함한 귀환 경로는 , 역시 s 평면상의 전달 함수H(s)를 갖는 회로망으로서 표시된다. 즉, 마날로그 (analos) 강압 회로 AVG의 경우, 시스템 (system)를 구성한 회로망의 전부가 s 평면상의 전달 함수를 갖다역이고, 이것이 고로 안부 전원 전압 VDL의 비교적 급속한 전위 변화등을 받고 발진 상태미(가)되기 쉽고, 발진 방지를 위한 위상 보상 회로가 필요해지고 도려낸다.

(004.1) 한편; 다이내믹 (dynamic) 형 RAM의 동작 전원은 또한 저전압화 된 기미를 보이고, 전원 전압 VDD 및 내부 전원 전압 VDL 사이의 전위차는 또한 작아지는 경향에 있다. 이 때문에, 이날로그 (analog) 감압 회로 AVG를 구성한 전위 제어 MOSFETP 2의 소스 (sauce) 드레인사이 전압이 작아지고, 그 공급 능력에 부족이 생긴다. 이것에 대처하기 위해(때문에), 그림 8의 실시예로는 , 차등 증폭 회로 DAI의 플릭 신호 즉 제어 신호 VC를 직접 전위 제어 MOSFETP 2의 게이트 (sate)에 공급하지 않고, 미라 형태의 N 채널 (channel) MOSFETN 및 N 8과 동시에 액티브 (active) 회로를 구성한 P 채널 (channel) MOSFETP 5를 미용하고 공급하고, 공급 능력을 높이고 있다.

[0042] 그림 9에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 회로 DVG의 제 1의 실시 메익 기본 구성도가 나타나고, 그림 10에는 , 그 한 설시예의 시스템 (system) 개념도가 나타나고 있다. 또, 그림 11에는 , 그림 9의 디지털 (digital) 강압 최로 DVG의 한 실시예의 회로도가 나타나고, 그림 12에 또, 그림 9의 디지털 (digital) 강압 최로 DVG에 포함된 양자화 인버터 (inverter)의 한 실시예의 동작 특성도가 나타나고 있다. 이러한 그림을 기초로, 이 실시 예의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 회로 DVG의 구체적 구성 및 동작및 그 특징에 관하여 설명한다.

[0.043] 그림 9에 있어, 디지털 (digital) 강합 회로 DVG는 , 특히 제한되지 않는지만 , 그 반전 입력한 자 -에(로) 기준 전압 VREF를 받는 처동 증폭 회로 DA2 (제 1의 차동 증폭 회로)와 , 차동 증폭 회로 DA2의 출력 신호를 받는 이탈로그 (analog) · 디지털 (digital) 변환 회로 A/D와 , 그 게이트 (sate)에 이탈로그 (analog) · 디지털 (digital) 변환 회로 A/D의 출력 신호 즉 대용한 MOSFET 제어 신호 MC1~ MCn (제 1의 제어 신호)를 받는 n 개의 전위 제어 MOSFETP L1~Pln (제 1의 전위 제어 MOSFET )와 를(를) 포함하다. 또한, 전위 제어 MOSFETP L1~Pln의 개수 n는 , 예를 틀면 100 정도의 비교적 큰 수로 되고, 전위 제어 MOSFET의 각각은 , 충분히 작은 컨덕턴스 (conductance)를 갖기 위해 극히 작은 사이즈 (size)로써 형성된다.

[0:044] 디지털 (digital) 강압 회로 DVG를 구성한 전위 제어 MOSFETMC1~MCn의 소스 (sauce)는 , 전원 전압 VDD에 결합된다. 또, 그 드레인 (drain)는 , 디지털 (digital) 강압 회로 DVG의 폴력 노드 (node) 즉 내부 전원 전압 공급 점VDL에 공통 결합된 후, 차동 증폭 회로 DA2의 비반전 입력단 자+에(로) 결합된다. 내부 전원 전압 공급 점VDL은 , 또한 전위 만정회용의 용량 C3과 전위 제한용의 틀램프 (claim) 회로를 구성한 다이오드 (diode) 형태의 3개의 N 채널 (channel) MOSFETN11~N 3과 율(를) 미용하고 접지 전위 VSS에 결합된다. 내부 전원 전압 공급 점VDL에는 , 내부 전원 전압 VDL의 부하이(가) 된 다이내 및 (dynamic) 형 RAM의 주된 논리 회로도 결합된다.

(0.0 4 5) 여기에서 , 디지털 (digital) 강압 회로 DVG의 미날로그 (analog) 디지털 (digital) 변환 회로 A / D는 , 특히 제한되지 않는지만 , 그림 I I 이 가늘은 점선내에 나타나도록, 그 입력단자에 차통 증폭 회로 D A 2의 출력 신호를 공통에 받는 n 개의 양자화 인버턴 (inverter) V I I ~ V I n와 , 이러한 양자화인버턴 (inverter)의 출력 신호를 반전하고 상기 MOSFET 제어 신호 MC I ~ MC n라고 지나는인버턴 (inverter) V 2 1 ~ V 2 n와 읍(룹) 포함한다.

[0046] 이 실시에에 있어, 아날로그 (analog) 디지털 (digital) 변환 회로 A/D의 양자화인비터 (inverter) V11~V1n는, 그림 12에 나타나도록, 예를 들면 0.5 V로부터 2.0 V의 사이를 n분합해 0.5 V에 쌓아올리는 것 같았던 단계적 임계치 전압 Vth를 갖기 위해 설계된다. 또, 차통 증폭 회로 0A 2의 출력 신호는, 그 전위가, 상기 차통 증폭 회로 DA1의 경우와 마찬가지로, 기준 전압 VREF와 내부 전원 전압 VDL과의 사이의 전위차에 따르고 제어되고, 내부 전원 전압 VDL의 전위가 기준 전압 VREF보다 낮아지는 에 따르고 낮게 되고, 높아지는 에 따르고 높게 되다. 또한, 내부 전원 전압 VDL과 기준 전압 VREF가 등 전위인 경우에 대응한 차용 증폭 회로 DA2의 출력 신호의 전위는, 예를 들면 양자화 인버터 (inverter) V1 1~V1 이의 임계치 전압의 분포 범위, 즉 0.5 V~2.0 V의 중간에 설정된다.

[0 0 4 7] 내부 전원 전압 VDL이 기준 전압 VREF보다(부터) 충분히 낮은 전위로 된다면 나무, 디지털 (digital) 강압 회로 DVG로는 , 차등 증폭 회로 DA2의 출력 신호의 전위가 그 전위차에 따르고 낮아진다. 이 때문에, 아날로그 (analog) · 디지털 (digital) 변환 회로 A/D의 양자화 인배터 (inverter) V1 1~V1 n의 출력 신호가 , 그 추번 순서로 순차적으로 하이 (high) 레벨 (level) 이(가) 되고, MOSFET 제어 신호 MC1~MCn가 대응한 조합으로 등시에 저레벨 (low level) 이(가) 되고, 전위 제어 MOSFETP11~P 1 n가 대응한 조합으로 등시에 온 (on) 상태이(가) 된다. 이 결과, 내부 전원 전압 VDL의 전위가 기준 전압 VREF보다 낮아지는 에 따르고 온 (on) 상태이(가)된 전위 제어 MOSFETP11~P1 n의 수가 많아지고, 이 것에 의하고 내부 전원 전압 VDL의 전위가 상승한다.

[0048] 한편, 내부 전원 전압 VDL이 기준 전압 VREF보다(부터) 비싼 전위로 된다면 나무, 디지털 (digital) 강압 회로 DVG로는 , 차등 증폭 회로 DA2의 플력 신호의 전위가 그 전위차에 따르고 상승한다. 이 때문에, 양자화 인버터 (inverter) VII~VIn의 플력 신호가 ; 그 추번의 역순으로 순차적으로 저레벨 (low level) 미(가) 되고, 대용한 MOSFET 제어 신호 MCI~MCn가 하이 (hish) 레벨 (level) 미(가) 되고, 전위 제어 MOSFETPII~PIn가 대용한 조합으로 오프 (off) 상태에 변화한다. 이 결과, 내부 전원 전압 VDL의 전위가 기준 전압 VREF보다(부터) 높아지는 에 따르고 온 (on) 상태미(가) 된 전위 제어 MOSFETPII~PIn의 수가 적어지고, 내부 전원 전압 VDL의 전위는 지하된다. 미상의 내용으로부터 , 내부 전원 전압 VDL의 전위는 기준 전압 VREF를 향하고 자동적으로 수습하고, 그 중심 전위는 기준 전압 VREF의 전위 1,8V미(가) 된다.

[0 0 4 9] 전출과 같이, 전위 제어 MOSFETPII~PIn의 각각은, 작은 컨덕턴스 (conductance)를 갖게위해 국회 작은 사이즈 (size)로 설계되고, 상용해 그 게이트 (gate) 용량도 작다. 또, 이러한 전위 제어 MOSFET를 선택적에 온 (on) 상태와 하기 위한 MOSFET 제어 신호 MCI~MCn는, 전원 전압 VDD를하이 (high) 레벨 (level)로 하고 접지 전위 VSS를 저레벨 (low level)라고 지나는 디지털 (digital) 신호이고, 상기 마날로그 (analog) 강압 회로 AVG의 전위 제어 MOSFETP 2의 게이트 (gate)에 공급된 제어 신호 VC라고는 다르고 전원 전압 VDD 및 접지 전위 VSS 사이의 중간 전위를 받는 것은 없다. 이러한 결과, 디지털 (digital) 강압 회로 DVG에 의한 내부 전원 전압 VDL의 전위 제어 등작이, 전위 제어 MOSFETPII~ PIn의 게이트 (gate) 용량의 영향을 받는 일 없게 고속에 향해집과 등시에, 내부 전원 전압 VDL 및 전원 전압 VDD 사이의 전위차가 작아진 경우에도, 전위 제어 MOSFETPII~PIn의 게이트 (gate) "소수 (sauce) 사이에 충분한 전압을 인거하고, 그 공급 능력을 크게 하고 있고, 디지털 (digital) 강압 회로 DVG로서의 공급 능력을 높인 것을 할 수 있다. 또한, 전위 제어 MOSFETPII~PIn의 사이즈 (size)가 극히 작게 된다 것으로, 디지털 (digital) 강압 회로 DVG의 레이어웃 (layout) 소요 면적이 축소되기 위해(때문에), 미것에 의하고 다이내의 (dynamic) 형 RAM의 첩 (chip) 사이즈 (size)를 축소하고, 그 저비용화를 도모한 것을 함 수 있다. 된 것이(가)된다.

【0051】그림 13에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 회로 DVG의 제2의 실시 예의 기본 구성도가 나타나고 필요하다. 또한,이 실시 예의 디지털 (digital) 강압 회로 DVG는 , 상기 도9의 실시예를 기본적으로 답습한 것이기 위해(때문에) , 이것과 다른 부분에 관해서만 설명을 추가한다.

[0052] 그림 13에 있어, 이 실시 예의 디지털 (disital) 감

압 회로 DVG는 , 전위 제어 MOSFETPII~PIn에 대응하고 설치된n 개의 처동 증폭 회로 DA3I~DA3n를 포함한 마닐로그 (analog) · 디지털 (digital) 변환 회로 A/D와 , 직렬 결합된 n+I개의 저항 R10~Nin로 된 기준 전압 발생 회로와 율(률) 포함한다.

【0053】이 실시예에 있어, 기준 전압 발생 회로를 구성한 저항 RIO~RIn는 , 극히 작게 하고 전부 동일한 저항치를 갖도록 설계된다. 또, 최상단에 설치된 저항 RIO의 상부 단자는 , 그 게이트 (gate) 에 접지 전위 VS S를 받는 P채널 (channel) MOSFETP21을 이용하고 전원 전압 VDD에 결합되고, 최하단에 설치된 저항 RIn의 하인 단자는 , 그 게이트 (gate) 에 전원 전압 VDD를 받는 N 채널 (channel) MOSFETN21을 이용하고 접지 전위 VSS에 결합된다. 이것에 의하고, MOSFETP21 및 N21은 정상적에 온 (on) 상태로 되고, 저항 RII~RIn의 상부 단자에는 , 극히 작은 전위차를 갖는 n 단계의 기준 전압을 얻을 수 있다. 이러한 기준 전압은 , 이탈로그 (analog) 디지털 (digital) 변환 회로 A/D를 구성한 차등 증폭 회로 DA31~DA3 n의 반전 입력단 자-에(로) 각각 공급된다.

[0:054] 마남로그 (analos) · 디지털 (disital) 변환 회로 A/D의 차통 증폭 회로 DA31~DA3n의 비반전 입력단 자+은 , 내부 전원 전압 공급 점VDL에 공통 결합되고, 그 출력 신호는 , 대응한 2개의인버터 (inverter) V31 및 V41 내지 V3n 및 V4n를 거친 후, 전위 제어 MOSFETP11~Pln에대한 MOSFET 제어 신호 MC1~MCnD(가)된다. 또한, 인버터 (inverter) V31~V3n라면 마름다움에 V41~V4n는 , 전부 동일한 논리 스레시홀도레벨으로 되기위해 설계된다.

(0 0 5 5) 미것에 의하고, MOSFET 제어 신호 MC1~MCn는, 대용한 차등 증폭 회로 DA31~DA3n의 출력 신호가 처레벨 (low level)로 된다면 나무, 즉 내부 전원 전압 공급 점VDL에 있어서 내부 전원 전압 VDL의 전위가 대응한 차통 증폭 회로 DA31~DA3n의 반전 입력단 자-에(로) 공급된 기준 전압보다 낮는다면 나무, 각각 선택적에 처레벨 (low level)로 되고, 미것을 받고 전위 제어 MOSFETPI1~Pln가, 그 추번의 큰 것으로부터 순서로 선택적에 온 (on) 상태로 된다. 미 결과, 미 실시에라도, 상기 도 9의 실시에와 동일한 호과를 얻을 수 있기 위해(때문에), 전원 전압 및 내부 전원 전압의 절대치가 비교적 작게 된다 경우에도 고속인 등 시에 안정에 동작하는지 개 그 레이어운 (layout) 소요 면적의 축소를 도모한 전압 발생 회로를 실현하고, 다이내믹 (dynamic) 형 RAM의 동작의 안정화 및 제비용화를 도모한 것을 할 수 있다.

【0056】그림 14에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털 (disital) 강압 회로 DVG의 제 3의 실시 예의 기본 구성도가 나타나고, 그림 15에는 , 그 한 실시예의 출력 특성도가 나타나고 필요하다. 또한 , 이 실시예는 , 상기 도 9의 실시예를 기본적으로 답습한 것이기 위해(때문에) , 이것과 다른 부분에 관해서만 설명을 추가한다.

[0.0.5.7] 그림 1 4에 있어, 이 십시 예의 디지털 (disital) 강압 회로 DVG는 , 내부 전원 전압 공급 참 VD L과 접지 전위 VS S인의 사이에 직렬 결합되고에(로) 설치된 2개의 N 채널 (channel) MOS FET N 1 4 및 N 1.5를 포함한다. [DI러한 MOS FET 는 , 그 게이트 (sate) 및 드레인 (drain) 가 공통 결합된 것으로 각각 다이오드 (dlode) 형태로 되기 위해(때문에) , 그 컨덕턴스 (conductance) 비로써 내부 전원 전압 공급 점 VD L에 있어서 내부 전원 전압 VD L의 전위를 분압한 분압 회로로서 작용한다. MOS FET N 1 4의 소스 (sauce) 즉 MOS FET 1 5의 드레인 (drain) 에 있어서 분압 전위는 , 귀환 전압 VF (제 3의 전압) 로서 차동 증폭 회로 DA 2의 비반전 입력단 자 + 에(로) 공급된다. 차동 증폭 회로 DA 2의 비반전 입력단 자 + 에(로) 공급된다. 차동 증폭 회로 DA 2의 반전 입력단 자 - 기에는, 기준 전압 발생 회로 VR F G로부터 기준 전압 VR EF가 공급되다. 또한, 이 기준 전압 VR EF는 , 상기 도 9의 차통 증폭 회로 DA 2에 공급된 기준 전압 VR EF에 비교하고, MOS FET 1 4 및 N 1 5에 의한 내부 전원 전압 VD L의 분압비에 상용한 작은 갤대치로 된다.

[0:0.5.8] 타이내믹 (dynamic) 형 RAM의 저전압화가 악화되고 전원 전압 VDD 및 내부 전원 전압 VDL 사이의 전위차가 작아지고 왔던 경우, 기준 전압 VREF와 내부 전원 전압 VDL의 전위를 직접 비교한 삼기 도양의 디지털 (digital) 강압 회로 DVG로는 , 특히 내부 전원 전압 VDL의 전위가 기준 전압 VREF보다(부터) 비싼 가장자리로의 조정 범위 즉 다이내믹 (dynamic) 레인지 (range) 가 작아지고, 디지털 (digital) 강압 회로 DV 영로 보이 다이내믹 (dynamic) 레인지 (range) 도 압축된다. 이 실시 예와 같이, 내부 전원 전압 VDL를 분압한 귀환 전압 VF라고 상응해 그 전위가 작게 되었던 기준 전압 VREF의 전위를 비교한 것으로 , 디지털 (digital) 강압 회로 DV G의 타이내믹 (dynamic) 레인지 (range)를 충분히 확대할 수 있고, 이것에 의하고 다이내믹 (dynamic) 형 RAM의 동작을 더욱 안정화될 수 있는 것이(가)된다.

[0059]와 굴림대로 , 이 실시 예의 디지털 (digital) 강압 회로 DVG라면 아름다움에 상기 도9 및 그림 12의 실시 예의 디지털 (digital) 강압 회로 DVG로는 , 차통 증폭 회로 DA2에 의한 기준 전압 VREF와 내부 전원 전압 VDL의 전위 비교 동작이 평상시 행해지고, 그 실질적인 출력 신호 즉 MOSFET 제어 신호 MC1~MCn에 의한 전위 제어 MOSFETP11~P1n의 제어 동작도 정상적에 행해진다. 또, 미러한 실시예로는 , 전위 제어 MOSFETP11~P1n가 , 특히 전원 전압 VDD의 전위가 그 사용 범위의 하한 즉 예를 들면 2 , 25 V에 변동한 경우에 대응할 수 있기 위해, 비교적 큰 공급 능력을 갖도록 설계됨과 동시에, 차동 증폭 회로 DA2나 전위 안정회용의 용량 C3을 포함한 귀환 경로에는 , 어느 정도의 응답 지연이 존재한다.

【0 0 6 0】이 때문에, 그림 1 5에 예시되도록, 내부 전원 전압 공급 점VDL에 있어서 부하 전류의 크기가 급속하게 변화한 경우, 응답 지연을 그대로 라고 가정으면 , 특히 전원 전압 VDD의 전위가 그 사용 범위의 상한 즉 예를 물면 2. 75 V에 가깝는다면 나무에 전위 제어 MOSFETPII~PIn의 공급 능력이 과잉이(가) 되고, 이것에 의하고 안

부 전원 전압 VDL의 전위가 그 허용 범위를 초과한 케이스 (case) 가 생긴다.

【0061】그림 16에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털(digital) 감압 회로 DVG의 제 4의 실시 예의 기본 구성도가 나타나고 있다. 또, 그림 17에는 , 그림 16의 디지털(digital) 강압 회로 DVG의 한 실시예의 회로도가 나타나고, 그림 18에는 , 그 한 실시예의 신호 파형 도화 나타나고 필요하다. 또한, 미하의 실시예는 , 상기 도 14의 실시예를 기본적으로 답습하고, 게다가기 문제점을 해결하기 위한 수단을 가리키는 것이기 위해(때문에) , 이것과 다른 부분에 관해서만 각각의 설명을 추가한다.

(0062) 그림 16에 있어, 이 실시 예의 디지털 (digital) 강압 회로 DVG는 , 소정의 팔스 신호 CO를 생성한 팔스 발진 회로 POSC와 , 입력 팔스 신호 즉 팔스 발진 회로 POSC에 의하고 생성된 팔스 신호 CO의 유턴 (duty)를 제어하고 출력 팔스 신호 CC를 생성한 유턴 (duty) 제어회로 DC와 을(를) 포함한다. 유턴 (duty) 제어회로 DC에 의하고 생성된 출력 팔스 신호 CC는 , 아날로그 (analog) · 디지털 (digital) 변환 회로 A / D에 공급되다. 또한, 팔스 발진 회로 POSC에 의하고 생성된 팔스 신호 CO는 , 특히 제한되지 않는지만 , 예를 들면 100MH (메가헤르츠 (megahertz))를 초과한 비교적 비싼 주파수를 갖는 유턴 (duty) 50%정도의 팔스 신호로 된다.

[0:063] 여기에서 , 팔스 발진 회로 POSC는 , 그림 17에 나타나도록, 내부 전원 전압 VDL를 동작 전원으로 하고 링상에 직렬 결합된 3개의 인버터 (inverter) V51~V53을 포함한다. 또, 듀티 (duty) 제어회로 DC는 , 그 한편의 입력단자에 팔스 발진 회로 POSC의 출력 신호 즉 팔스 신호 CO를 받고, 그 밖에방의 입력단자에 팔스 신호 CO의 인버터 (Inverter) V61~V64에 의한 지연 신호 CD를 받는 나도 (NAND) 게이트 (gate) NA1을 포함한다. 난도게토NA1의 출력 신호는 인버터 (Inverter) V1에 의하고 반전된 후, 듀티 (duty) 제어회로 DC의 출력 신호 즉 출력 팔스 신호 CC이(가)된다. 또한, 듀티 (duty) 제어회로 DC의 중력 신호 즉 출력 팔스 신호 CC이(가)된다. 또한, 듀티 (duty) 제어회로 DC의 지연 회로를 구성한 인버터 (Inverter) V61~V64는 , 전원 전압 VDD를 그 동작 전원이라고 지난다.

[D 0 6 4] 다음에, 이탈로그 (analog) 디지털 (digital) 변환 회로 A / D는 , 특히 제한되지 않는지만 , 전위 제어 MOSFETPI1~Pin에 대응하고 설치된지 개의 노이 (Noah) (NOR) 게이트 (gate) NOI1~NOI in리면 아름다움에 인버터 (inverter) V71~V7n를 포함한다. 노아 (Noah) 게이트 (gate) NOI1~NOI n의 한편의 입력단지에는 , 듀티 (duty) 제어회로 DC의 출력 선호 즉 출력 필스 신호 CC가 공통에 공급되고 , 그 밖에방의 입력단자에는 , 듀티 (duty) 제어회로 DC의 출력 선호가 공통에 공급된다. 아탈로그 (analog) · 디지털 (digital) 변환 회로 A / D를 구성한 인버터 (inverter) V71~V7n의 출력 신호는 , MOSFET 제어 신호 MC1~MC n로서 대응한 전위 제어 MOSFETPI1~PIn의 게이트 (gate) 에 공급된다. 전위 제어 MOSFETPI1~PIn의 소스 (sauce)는 , 전원 전압 VDD에 결합되고, 그 드레인 (drain)는 , 내부 전원 전압 공급 점 VDL에 공통 결합되다. 또한, 노아 (Noah) 게이트 (gate) NOI1~NOI n는 , 그 특히 처동 증폭 회로 DA 2의 출력 신호를 받는 입력단 자족에 있어, 상기 도 1 이의 실시 예의 양자화 인버터 (Inverter) VII~V In와 마찬가지로 예를 들면 0.5 V로부터 2.0 V의 사이를 n분합해 0.5 V에 쌓아올리는 것 같았던 단계적 임계치 전압을 갖기 위해 설계된다.

【0.065】 이것에 의하고, MOSFET 제어 신호 MCl~MCn는, 대용한 노아 (Nosh) 게이트 (sate) NO 11~NO1n의 출력 신호가 하이 (high) 레벨 (level)로 된다면 나무, 바꾸어 말한다면 듀티 (duty) 제어회로 D·C로부터 공급된 출력 팔스 신호 CG가 저레벨 (low level)로 되고, 또한 차동 증폭 회로 DA2의 출력 신호의 전위가 그 임계치 전압보다도 낮은 것을 조건에 선택적에 접지 전위 V·S·S일 것인 지레벨 (low level)로 되고, 미것을 받고 대용한 전위 제어 MOSFETPIl~Pln가 선택적에 온 (cn) 상태로 된다. 미 결과, 내부 전원 전압 VDL의 전위는 기준 전압 VREF를 향하고 자동적으로 수습하고, 그 중심 전위는 기준 전압 VREF의 전위 1.8 V이(가)된다.

[0:0 6 6] 과 굴림대로 , 이 실시예로는 , 전술과 같이, 팔스 밥진 회로 POSC의 인버터 (Inverter) V5 1 ~ V5 3 이 내부 전압 발생 회로 VG로부터 출력된 비교적 안정된 전위의 내부 전원 전압 VD L을 그 동작 전원이라고 지난다. [[한국서 팔스 밥진 회로 POSC로부터 출력된 팝스 신호 CO는 , 그림 1 8에 나타나도록, 전원 전압 VD D의 전위 변동에 관계없이 비교적 안정된 주기 TC를 갖고, 그 유효 레벨 (level) 즉 저레벨 (low level) 로된 기간 TL도 주기 TC의 반 정도에 안정화되어지다.

[0067] 한편, 듀티 (duty) 제어회로 DC의 실질적인 지연 회로이(가) 된 인버터 (Inverter) V61~V64는, 외부에서 공급된 전원 전압 VDD를 그대로 그 동작 전원이라고 지나기 위해(때문에), 그 지연 시간은, 그림 18에 나타나도록, 전원 전압 VDD의 전위에 따르고 선택적에 변화한다. 즉, 인버터 (Inverter) V61~V64로 된 지연 최로의 지연 시간은, 전원 전압 VDD의 전위가 그 규격내의 중심치 즉 2:5 V로 된다면 나무 표준적인 지연 시간 TD2이(가) 돼지만, 전원 전압 VDD의 전위가 높아지고 게다가 한치에 근접한다면 비교적 짧은 지연 시간 TD1이(가) 되고, 전원 전압 VDD의 전위가 낮아지고 그 하한치에 근접한다면 비교적 길은 지연 시간 TD3이(가) 된다.

[0068] 주지와 같이, 듀티 (duty) 제머회로 DC를 구성한 난도게토NAI의 출력 신호는, 팔스 밥진 회로 POSC로부터 공급된 팔스 신호 CO와 그 인버터 (inverter) V61~V64에 의한 지면 신호 CD가 모두 하이 (high) 레벨 (level)로 된다면 나무 선택적 저레벨 (low level)로 되고, 이것을 받고 듀티 (duty) 제머회로 DC의 출력 신호 즉 출력 팔스 신호 CC가 선택적에 하이 (high) 레벨 (level)로 된다. 이 때문에, 듀티 (duty) 제어회로 DC로부터 출력된 출력 팔스 신호 CC가 유효 레벨 (level) 즉 저레벨 (low level)로 된 기간은, 전원 전압 VDD의 전위가 중심치 즉 2.5 V로 된다면 나무 중간적인 기간 T2이(가) 되지만, 전원 전압 VDD의 전위가

높아진다면 비교적 짧은 기간 TID(가) 되고, 전원 전압 VDD의 전위가 낮아진다면 비교적 길은 시간 T3D(가) 된다.

[006.9] 중복하지만 , 아날로그 (analog) · 디지털 (digital) 변환 회로 A/D로부터 출력된 MOSFET 제어 신호 MCI~MCn는 , 듀티 (duty) 제어회로 DC로부터 출력된 출력 필스 신호 CC가 유효 레벨 (level) 즉 저레벨 (low level) 로 된 것을 조건에 선택적에 유효 레벨 (level) 즉 하이 (high) 레벨 (level) 로 된다. 상기와 같이, 출력 팔스 신호 CC의 유효 레벨 (level) 로 된 기간이 전원 전압 VDD의 전위 변동을 받고 변화한 것으로 , 바꾸어 말한디면 출력 팔스 신호 CC의 유효 레벨 (level) 로 된 기간이 전원 전압 VDD의 전위가 그 허용범위의 상한에 근접한 정도 단축된 것으로 , MOSFET 제어 신호 MCI~MCn의 유효 레벨 (level) 로 된 평교 시간이 짧아지고, 내부 전원 전압 VDL의 전위 상승이 늦어진다. 이 결과, 전원 전압 VDD가 그 허용범위의 상한측에 변동한 경우에도, 전위 제어 MOSFETPll~Pln의 공급 등력이 이상하게 커지고 내부 전원 전압 VDL의 전위가 그 허용범위로부터 벗어나는 것을 방지할 수 있기 위해(때문에) , 다이내의 (dynamic) 형 RAM의 동작을 더욱 안정화될 수 있는 것이(가)된다.

【0070】 그림 19에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 회로 DVG의 제5의 실시 예의 기본 구성도가 나타나고, 그림 20에는 , 그 한 실시예의 회로도가 나타나고 있다. 또, 그림 21에는 , 그림 2의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 회로 DVG의 제3의 실시 예의 기본 구성도가 나타나고 필요하다. 또한, 그림 19 및 그림 20의 실시예는 , 상기 도 16 내지 그림 18의 실시예를 기본적으로 답습하고, 그림 21의 실시예는 , 그림 19 및 그림 20의 실시예를 기본적으로 답습하고, 그림 21의 실시예는 , 그림 19 및 그림 20의 실시예를 기본적으로 답습한 것이기 위해(때문에) , 각각 다른 부분에 관해서만 그 설명을 추가한다.

(0.0 7 1) 그림 1 9에 있어, 이 실시 예의 디지털 (digital) 강합 회로 D V G는 , 그 게이트 (gate) 에 아날로 그 (analog) · 디지털 (digital) 변환 회로 A / D가 대응한 접력 신호 즉 MOSFET 제어 신호 M C 1 ~ M C n 를 받는 n 개의 전위 제어 MOSFETP 1 1 ~ P 1 n 를 포함한다. 이러한 전위 제어 MOSFET의 소스 (sauce)는 , P 채널 (channel) MOSFETP 3 1 (제 1의 MOSFET)의 드레인 (drain)에 공통 결합되고, 그 드레인 (drain)는 , 내부 전원 전압 공급 점 V D L 에 공통 결합된다. 또, 상기 MOSFETP 3 1의 소스 (sauce)는 , 전원 전압 V D D에 결합되고, 그 게이트 (gate)에는 , 듀티 (duty) 제어회로 D C의 플릭 신호 즉 접력 필스 신호 C C가 공급된다.

[0:072] 이 실시에에 있어, 아날로그 (analos) · 디지털 (digital) 변환 회로 A/D는 , 그림 20에 나타나도록, 상기 도 11의 실시에와 동일 구성으로 되고, 전위 제어 MOSFETP11~P1 n에 대용하고 설치된 n 개의 양자화 인버터 (inverter) · V11~V1 n을 포함한다. 또, 그 게이트 (sate) 에 출력 팔스 신호 CC를 받는 MOSFETP31은 , 비교적 큰 사이즈 (size) 로써 형성되고, 비교적 큰 공급 능력을 갖는다.

(0073] 이러한 것으로, 전위 제어 MOSFETPll~Pln는.. 상기 도11의 실시 예의 경우와 마찬가지로, 대응한 MOSFET 제어 신호 MC1~MCn의 저레벨.(low level)를 받고 선택적에 온 (on) 상태이(가) 되지만, 이러한 전위 제어 MOSFET가 실접적으로 유효하다고 되고 내부 전원 전압 VDL의 전위 제어가 행해지는 것은, MOSFETP31이 온 (on) 상태로 된 기간, 즉 출력 팔스 신호 CC가 유효 레벨 (level) 즉 저레벨 (low level) 로 된 기간으로 한정된다. 이 결과, 이 실시 예의 디지털 (digital) 강압 회로 D VG라도, 상기 도16~그림 18의 실시예와 마찬가지로 전원 전압 VDD가 그 허용 범위의 상한측에 변동한 경우도, 전위 제어 MOSFETP11~Pln의 공급 등력이 이상하게 커지고 내부 전원 전압 VDL의 전위가 그 허용 범위로부터 벗어나는 것을 방지하고, 다이내의 (dynamic) 형 RAM의 등작을 더욱 안정화될 수 있는 것이(가) 된다.

[0074] 또한, 그림 21의 십시에는 , 그림 19의 십시 예의 디지털 (digital) 강압 최로 DVG에 포함된 MOSFETP31을 전위 제어 MOSFETP11~P1n의 공통 결합된 드레인 (drain) 가장지리에 설치된 P 채널 (channel) MOSFETP32 (제2의 MOSFET)로 대치한 것이고, 그 동작 및 효과는 크게 변하지 않는다.

【0075】그림 22에는 , 그림2의 내부 전압 발생 회로 VG에 포함된 디지털 (digital) 강압 최로 DVG의 제7의 실시 예의 기본 구성도가 나타나고, 그림 23에는 , 그 한 실시예의 회로도가 나타나고 필요하다. 또한, 미실시예는 , 그림 19및 그림 20의 실시예를 기본적으로 답습한 것이기 위해(때문에) , 미것과 다른 부분에 관해서만 설명을 추가한다.

[0 0 7 6] 그림 2 2에 있어, 이 실시 예의 디지털 (digital) 강압 회로 DVG는 , 그 게이트 (gate)에 대용한 MOSFET 제어 신호 MC1~MCn를 받는 n 개의 전위 제어 MOSFETP11~P1 n를 포함한다. 이러한 전위 제어 MOSFET의 소스 (sauce)는 , N 채널 (channel) MOSFETN31 (제3의 MOSFET)의 소스 (sauce)에 공통 결합되고, 그 드레인 (drain)는 , 내부 전원 전압 공급 점VDL에 공통 결합된다. MOSFETN31의 드레인 (drain)는 지원 전압 VDD에 결합되고, 그 게이트 (gate)에는 , 게이트 (gate) 전압 발생 회로 VgG로부터 소정의 게이트 (gate) 전압 Vg가 공급된다.

[0.0 7 7] 미 실시에에 있다, 아날로그 (analog) · 디지털 (digital) 변환 회로 A/D는 , 그림 2 3에 나타나도록, 상기 도 1 1의 실시에와 동일 구성으로 되고, 전위 제마 MOSFETP 1 1~Pln에 대응하고 설치된 n 개의양자화 인배터 (inverter) V1 1~Vin를 포함한다. 또, 그 게이트 (gate)에 게이트 (gate) 전압 V g를 받는 MOSFETN 3 1은 , 비교적 큰 사이즈 (size)로써 형성되고, 비교적 큰 공급 능력을 갖는다.

[0078] 다음에, 게이트 (gate) 전압 발생 회로 VgG는 , 처동 형태로 된 N 채널 (channel) 형의 한 쌍의 M OSFETN41 및 N42를 포함한다. 이러한 차동 MOSFET의 드레인 (drain)는 , 미라 형태로 된 채널 (channel) 형의 한 쌍의 부하 MOSFETP41 및 P42를 미용하고 고전압 공급 점 VPP에 결합되고, 그 공통 결합된 소스 (sauce) 는 , 그 게이트 (gate) 에 소정의 바이더스 (bias) 전압 VB를 받는N 채널 (channel) 형의 구통 MOSFETN 4 3을 이용하고 접지 전위 VSS에 결합된다. 차용 MOSFET REIN AND CHARLETT SOLUTION AND STEETN 4 2의 게이 N 4 1의 게이트 (gate) 에는 , 소정의 기준 전압 VROI 공급된다. 또, 다른 편의 차통 MOSFETN 4 2의 게이트 (gate) 는 , P 채널 (channel) MOSFETP 4 2 및 저항 R 2 1를 미용하고 고전압 공급 점 VPP에 결합된 과 통시에, 저항 R 2 2를 미용하고 접지 전위 VSS에 결합된다. MOSFETP 4 3의 드레인 (drain) 에 있어서 자항 R 2 2를 미용하고 접지 전위 VSS에 결합된다. MOSFETP 4 3의 드레인 (drain) 에 있어서 전위는 , 상기 게이트 (gate) 전암 V g로서 MOSFETN 3 1의 게이트 (gate) 에 공급되다. 또한, 고전압 공급 점 VP P 에 있어서 고전압 VP P는 , 메모리 (memory) 어레이 (array) MARY를 구성한 워드 (word) 선의 선택 전위로서도 제공되고, 예를 들면 3.5 V일 것인 고 전위로 된다.

[0079] 미것에 의하고, 게이트 (gate) 전압 발생 회로 VgG의 차통 MOSFETN41 및 N42는 , MO SFETP41 및 P42라면 이름다움에 N43과 동시에 하나의 차동 증폭 회로를 구성하고, MOSFETP43 이라면 아름다움에 저항 R 2 1 및 R 2 2는 , 이 차동 증폭 회로의 출력 신호 즉 MOSFETP 4 1의 UICTO UTBLIE III 지방 H Z I 및 H Z Z C , UI 사용 등록 외토의 급역 C 오 목 M U S F E I P 4 1 의 도레인 (drain) 에 있어서 전위를 게이트 (gate) 전압 V g로서 전답한 소스 (sauce) 플로워 (follower) 회로로서 작용합과 동시에, 게이트 (gate) 전압 V g를 저항 R 2 I 및 R 2 2의 저합비에 따르고 분압하고 자동 증폭 회로를 구성한 M O S F E T N 4 2의 게이트 (gate) 에 전달한 귀환 회로로서 작용한다. 이 결과, MO S F E T N 4 2의 게이트 (gate) 전 인 V R과 동전위로 되기 위해 자동적으로 제어되고, 미것에 의하고 게이트 (gate) 전임 V g의 전위가 전원 전압 V D D의 전위 변동의 영향을 받으러 미기고 안정된 소정의 전위에 고정된 것이(가) 전압 된다.

[0000] 게이트 (sate) 전압 발생 회로 Vg G로부터 출력된 게이트 (sate) 전압 Vg는 , 전술과 같이, MO SFETN31의 게이트 (sate)에 공급된다. 따라서 이 MOSFETN31의 소스 (sauce) 전위, 즉 전위 제어 MOSFETP11~P1 n의 공룡 결합된 소스 (sauce)에 있어서 전위는 , 게이트 (sate) 전압 Vg보다(부터) MOSFETN31의 암계치 전압 Vthn만큼 낮은 전위 즉 Vg-Vthn에 고정되고, 이것에 의하고 전위 제어 MOSFETP11~P1 n의 소스 (sauce) : 드레인사이 전압이 전원 전압 VDD의 전위 변동의 영향을 받는 말 없게 고정된다. 이 결과, 본 실시 에의 경우도 , 상기 도16~그림 18의 실시에와 마찬가지로 전원 전압 VDD가 기 처음 범회의 실하고에 대통하 경우에도 저의 돼야 MOSFETP11~P1 a의 고급 트립이 기사롭다면 되지고 그 허용 범위의 상한욕에 변동한 경우에도, 전위 제어 MOSFETP11~Pin의 공급 능력이 이상하게 커지고 내부 전원 전압 VDL의 전위가 그 허용 범위로부터 벗어나는 것을 방지하고, 다이내믹 (dynamic) 형 RAM의 등 작을 더욱 안정화될 수 있는 것이(가) 된다.

[0.08 1] 이상의 실시예로부터 얻어지는 작용 효과는 , 하기대롭니다 있다. 즉,

(1) 내부 전압 발생 회로를 구비하고 그 동작 전원의 저전압회가 도모된 다이내믹 (dynamic) 형 RAM 등에 있어, 내부 전압 발생 회로를 , 그 출력인 내부 전원 전압과 소정의 기준 전압과의 사이의 전위차를 양자화하고 여러의 MOSFET 제어 신호를 대응한 조합으로 선택적에 하이 (high) 레벨 (level) 또는 저레벨 (low level) 라고 지나는 이탈로그 (analog) 디지털 (digital) 변환 회로와 , 병렬 형태에 설치되고, 극히 작은 사이즈 (size) 로 형성되고, 또한 그 게이트 (gate) 에 대응한 MOSFET 제어 신호를 받는 것으로 선택적에 온 (on) 상태 또는 오정 (이) 상태로 된 다수의 제 1의 전위 제어 MOSFET와 들(물) 포함한 디지털 (digital) 강압 회로와 , 그 프 (이) 등 Code) 가 디지털 (digital) 가의 제 제 기가 되어 제 되었다고 등 기가 되었다고 있다고 되지 않는 등 (edge) 가 디지털 (digital) 가 가와 해로야 되로 결합되고 주기적이 사이즈 (gize)로 된 제 2의 적의 제 출력 노드 (node) 가 디지털 (digital) 강압 회로와 공통 결합되고, 중간적인 사이즈 (size) 로 된 제 2의 전위 제 마 MosfeT의 게이트 (sate) 전압을 마늘로그 (analos) 과녁에 제어한 것에 의하고 소쟁의 전위의 내부 전원 전압을 생성한 마늘로그 (analos) 강압 회로와 를 기초로 구성한 것으로 , 2개의 강압 회로의 동작 특성을 효과적에 조합시키고, 내부 전원 전압의 전위 제어를 원활하며 고속에 행하게 한 것을 할 수 있다고 말한 효과를 얻을 수 있다

【0.0 8 2】 (2) 상기 (1) 함에 의하고, 전원 전압 및 내부 전원 전압의 절대치가 비교적 작게 된다 경우에도 고 속인 통시에 안정에 통작하고 파는 내부 전압 발생 회로를 실현하고, CHOI내믹 (dynamic) 형 R A M 등의 통작을 안 정화될 수 있다고 말한 효과를 얻을 수 있다.

- (3) 상기 (1) 함에 의하고, 디지털 (digital) 강압 회로의 전위 제대 MOSFET를 디지털책에 제대하고, 전원 전압 및 내부 전원 전압간의 전위차가 작아진 경우에도 내부 전압 발생 회로의 전위 제대 동작을 고속화할 수 있다고 말한 효과를 얻을 수 있다.
- (4) 상기 (1) 항에 의하고, 이날로그 (analog) 강압 회로 및 디지털 (disital) 강압 회로를 구성한 전위 제어 MOSFET의 사이즈 (size)를 작게 하고, 내부 전압 발생 회로의 레이아웃 (layout) 소요 면적을 축소한 것을 할 수 있다고 말한 효과를 얻을 수 있다.
- (5) 상기 (3) 항에 의하고, 디미내믹 (dynamic) 형 RAM 등의 칩 (chip) 사이즈 (size) 를 축소하고, 그 저비 용화를 도모한 것을 할 수 있다고 말한 효과를 얻을 수 있다.
- [0083] (6) 상기 (1) 항 내지 (5) 항에 있어, 디지털 (digital) 강압 회로에 , 전원 전압의 전위 변동에 [[마르고 출력 팔스 신호의 듀티 (duty) 를 제어한 듀티 (duty) 제어회로를 설치하고, 아날로그 (analog ) · 디지털 (digital) 변환 회로에 의한 MOSFET 제어 신호의 생성을 출력 팔스 신호에 의하고 제어하고, 또는 제 1의 전위 제어 MOSFET의 공통 결합된 소스 (Sauce) 또는 드레인 (drain) 가장자리에 출력 팔스 신호를

받는P 채널 (Channel) 형의 제 1 또는 제 2의 MOSFET를 설치하고, 혹은 제 1의 전위 제머 MOSFET의 공통 결합된 소스 (sauce) 가장자리에 그 게이트 (gate) 에 소정의 정전압을 받는N 채널 (channel) 형의 제3의 MOSFET를 설치한 것으로, 전원 전압 VDD가 그 허용 범위의 상한측에 변동한 경우에도, 전위 제어 MOSF ET의 공급 능력이 이상하게 커지고 내부 전원 전압의 전위가 그 허용 범위로부터 벗어나는 것을 방지할 수 있다고 말한 효과를 얻을 수 있다.

(7) 상기 (6) 함에 의하고, 내부 전압 발생 회로를 구비한 CIOI내믹 (dynamic) 형 RAM 등의 동작을 더욱 안정 회될 수 있다고 말한 효과를 얻을 수 있다.

손, 디지팁 (digital) 강압 회로의 출력 노드 (node) 와 차통 증폭 회로의 비반전 입력단지와의 사이에 내부 전원 전압의 전위를 분압하고 전달한 분압 회로를 설치한 것으로 , 특히 내부 전원 전압의 전위가 기준 전압보다(부터) 높 이진 경우의 내부 전압 발생 회로의 다이내믹 (dynamic) 레인지 (range) 를 확대한 것을 할 수 있고, 다이내믹 (dynamic) 형 R A M 등의 동작을 더욱 안정화될 수 있다고 말한 효과를 얻을 수 있다.

(00.85) 이상, 본 발명자에 의하고 이루어진 발명을 실시에에 근거하고 구체적으로 설명했지만, 이 발명은 , 상기 실시예로 한정된 것이 아니라, 그 요지를 일탈하지 않는다 범위에서 여러 가지 변경 가능한 것은 말할 필요도 없다. 예를 들면, 그림 1에 있어, 다이내믹 (dynamic) 형 RAM의 메모리 (memory) 어레이 (array) MARY는 , 그 직접 주변 회로를 포함하고 임의수의 메모리 (memory) 매트 (mat)에 분할한 것을 할 수 있다. 또, 다이내믹 (dynamic) 형 RAM은 , × 4 비트 (bit) 또는 × 1 6 비트 (bit) 등, 임의의 비트 (bit) 구성을 취한 것을 할 수 있다. 다이내믹 (dynamic) 형 RAM은 , 임의의 블록 구성을 취하다 팔고 , 시동 제이 신호나 이드레스 (address) 신호 및 내부 제어 신호등의 조합이라면 이름다움에 전원 전압 VDD 및 내부 전원 전압 VDL 등의 극성 및 절대치등은 , 여러 가지의 실시 형태를 취하다 팔다.

[0:0 8 6] 그림 2에 있어, 내부 전압 발생 회로 VG의 제 1 및 제 2의 전위 제어회로를 구성한 디지털 (disital) 강압 회로 DVG 및 마남로그 (analos) 강압 회로 AVG는 , 강압 회로로 한정되지 않는다. 또, 내부 전압 발생회로 VG는 , 마남로그 (analos) 강압 회로 AVG를 포함하지 않고, 디지털 (disital) 강압 회로 DVG만으로된 것라도 좋다. 기준 전압 VREF는 , 소정의 외부 단자를 이용하고 외부에서 공급해도 좋다. 내부 전압 발생회로 VG는 , 내부 전원 전압 VDL 이외의 각종 내부 전압을 생성한 것을 할 수 있고 , 그 블록 구성이나 그림 3에나타나는 출력 특성은 여러 가지의 실시 형태를 취하다 팔다.

[0:0 8:7] 고림 4 에 있다. 기준 전압 밤생 회로 VRFG의 구체적 구성은 , 이 실시에에 의한 제약을 받지 않는다. 그림 5, 그림 7이라면 아름다움에 그림 8 에 있다. 전위 제다 MOSFETP2는 , 범립 형태로 된 머러의 MOSFET로 대치한 것을 할 수 있다. 또, 클램프 (clamp) 회로를 구성한 MOSFET의 단수는 임의미교 , 전위 안 정화용의 용량 C 1도 , 병립 형태로 된 대러의 용량으로 대치하다 것이로 나무 ㅎ.

[0088] 그림 14에 있어, 디지털 (digital) 강압 회로 DVG는 , 그림 25에 나타나도록, 분압 회로를 구성한 MOSFETN14와 병렬 형태에 용량 C6을 설치하고 하이 (high) 파스 (PAS) 필터 (filter)를 구성한 것에 의하고, 그 동작 특성을 개선할 수 있다. 즉, 차등 증폭 회로 DA2를 포함한계로는 ; 그림 26에 나타나도록 , 그 미독G 및 주파수대 역용의 적치GB가 일정하게 되기 위해(때문에), 용량 C6을 추기하고 하미 (high) 파스 (PAS) 필터 (filter)를 구성하고 미독G를 작게 한 것으로 , 계의 주파수대역을 확대한 것을 할 수 있다.

[0089] 그림 9, 그림 11, 그림 13, 그림 14, 그림 16, 그림 17, 그림 19, 그림 20, 그림 21, 그림 22라면 아름다움에 그림 23에 있어, 전위 제어 MOSFETRII~PIn는, 전부 동일 사이즈 (size)로 형성된 것을 필수, 조건이라고 하지 않다. 즉, 전위 제어 MOSFETPII~PIn는, 예를 물면 그 컨덕턴스 (conductance)를 2가 것이 당면 승비로 하는 것으로, 2가 것이 당면 승비를 갖는지 비트 (bit)의 MOSFET 제어 신호라고 대용시키는 것을 할 수 있다. 차용 증폭 회로 DA2의 출력 신호를 받는 아날로고 (analos) 다지될 (digital) 변환 회로 A/D의 양자화 인버터 (Inverter) VII~VIN라면 아름다움에 노아 (Noah) 게이트 (gate) NOII~NOIn는, 다른 각종 논리 게이트 (gate)로 대치하다 것이로 나무 3. 또, 클램프 (ciemp) 회로를 구성한지 채널 (channel) MOSFET의 단수는 임의에 설정할 수 있고, 전위 안정화용의 용량 C3도 병할 형태로 된 여러의 용량으로 대치하다 것이로 나무 3.

(0:009 0) 그림 1 7 및 그림 2 0에 나타나는 팔스 발진 회로 POSC 및 듀티 (duty) 제어회로 DC의 구체적 구성은 , 이러한 실시에에 의한 제약을 받지 않는고 , 그림 2 3에 나타나는 게이트 (gáte) 전압 발생 회로 Vig G 에 대해서도 마찬가지이다.

[0081] 이상의 설명으로는 , 주로 하고 본 발명자에 의하고 이루어진 발명을 그 배경이(가) 된 이용 분야인 다이내의 (dynamic) 형 8 A M의 내부 전압 발생 회로에 적용한 경우에 관하여 설명했지만 , 그것으로 한정된 것이다나, 예를 물면, 전압 발생 회로로서 단체로 형성된 것이다 , 동일한 내부 전압 발생 회로를 구비한 각종의 메모리 (memory) 집적회로 장치 및 논리 집적회로 장치등에도 적용할 수 있다. 이 발명은 , 적어도 외부 공급된 전원 전압을 기초로 소정의 내부 전압을 생성한 전압 발생 회로및 이와 같은 전압 발생 회로를 내장한 반도체집적회로 장치에 폭넓게 적용할 수 있다.

#### [0092]

[발명의 효과] 본원에 있어 명시된 발명중 대표적인 것에 의하고 얻어지는 효과를 간단하게 설명하면, 하기대롭니다 있다. 즉, 내부 전압 발생 회로를 구비하고 그 등작 전원의 저전압화가 도모된 다이내믹 (dynamic) 형 R A M 등에 있어, 내부 전압 발생 회로를 , 그 출력인 내부 전원 전압과 소정의 기준 전압과의 시이의 전위차를 양자화하고 여러의 MOSFET 제어 신호를 대응한 조합으로 선택적에 하이 (high) 레벨 (level) 또는 저레벨 (low level)라고 지나는 이탈로그 (analog) · 디지털 (digital) 변환 회로와 , 병렬 형태에 설치되고, 극히 작은 사이즈 (size)로 형성되고, 또한 그 게이트 (gate)에 대응한 MOSFET 제어 신호를 받는 것으로 선택적에 온 (on) 상태 또는 오프 (off) 상태로 된 다수의 제 1의 전위 제어 MOSFET와 을(롭) 포함한 디지털 (digital) 강압 회로와 , 그 출력 노드 (node)가 디지털 (digital) 강압 회로와 공통 결합되고, 중간적인 사이즈 (size)로 된 제 2의 전위 제어 MOSFET의 게이트 (gate) 전압을 이탈로그 (analog) 과녁에 제어한 것에 의하고 소쟁의 전위의 내부 전원 전압을 생성한 아탈로그 (analog) 강압 회로와 를 기초로 구성한 것으로 , 2개의 강압 회로의 등작 특성을 효과적에 조합시키고, 내부 전원 전압의 전위 제어를 원활하며 고속에 향하게 한 것을 할 수 있다. 이 결과, 전원 전압 및 내부 전원 전압의 절대치가 비교적 작게 된다 경우에도 고속인 동시에 안정에 동작하고 파는 내부 전압 발생

회로를 실현하고, CHOILILU (dynamic) 형 RAM 등의 동작을 안정화된 것을 할 수 있다. 또, 디지털 (digital) 강압 회로의 전위 제어 MOSFET를 디지털적에 제어하고, 전원 전압 및 내부 전원 전압간의 전위차가 작마진 경우에도 내부 전압 발생 회로의 전위 제어 동작을 고속화할 수 있음과 동시에, 아닐로그 (analos) 강압 회로 및 디지털 (digital) 강압 회로를 구성한 전위 제어 MOSFET의 사이즈 (size)를 작게 하고, 내부 전압 발생 회로의 레이아웃 (layout) 소요 면적을 촉소하고, CHOILILU (dynamic) 형 RAM 등의 칩 (chip) 사이즈 (size)를 축소하고, 그 저비용화를 도모한 것을 할 수 있다.

[0.093] 상기 내부 전압 발생 회로의 디지털 (digital) 강압 회로에 , 전원 전입의 전위 변통에 (따르고 管력 팔스 신호의 듀티 (duty) 를 제어한 듀티 (duty) 제어회로를 설치하고, 아날로그 (analog) : 디지털 (digital) 변환회로에 의한 MOSFET 제어 신호의 생성을 풀력 팔스 신호에 의하고 제어하고, 또는 제1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 또는 드레인 (drain) 가장자리에 뚤력 팔스 신호를 받는 7 채널 (channel) 형의 제1 또는 제2의 MOSFET를 설치하고, 혹은 제1의 전위 제어 MOSFET의 공통 결합된 소스 (sauce) 가장자리에 소정의 정전압을 받는 N 채널 (channel) 형의 제3의 MOSFET를 설치한 것으로 , 전원 전압 VDD가 그 허용 범위의 상한측에 변동한 경우에도, 전위 제어 MOSFET의 공급 능력이 이상하게 커지고 내부 전원 전압의 전위가 그 허용 범위로부터 벗어나는 것을 방지한 것을 할 수 있다. 또, 디지털 (digital) 강압 회로의 출력 노드 (node) 와 차통 증폭 회로의 비반전 압력단자와의 사이에 내부 전원 전압의 전위를 분압하고 전달한 분압 회로를 설치한 것으로 , 특히 내부 전원 전압의 전위가 기준 전압보다(부터) 높이진 경우의 내부 전압 발생 회로의 다이 내믹 (dynamic) 레인지 (range)를 확대한 것을 할 수 있다.

[도면의 간단한 설명]

- [그림 1] 이 발명이 적용된 다이내믹 (dynamic) 형 RAM의 한 실시예를 가리키는 블록 그림이다.
- [그림 2] 그림 1의 다이내믹 (dynamic) 형 RAM에 포함된 내부 전압 발생 회로의 한 실시예를 가리키는 블록 그림이다.
- [괴림 3] 그림 2의 내부 전압 발생 회로의 한 실시예를 가리키는 출력 특성도이다.
- [그림 4] 그림 2의 내부 전압 발생 회로에 포함된 기준 전압 발생 회로의 한 실시예를 가리키는 기본 구성도이다.
- [그림 5] 그림 2의 내부 전압 발생 회로에 포함된 Di날로그 (analog) 강압 회로의 한 실시예를 가리키는 기본 구성 도이다.
- (그림 6) 그림 5의 아날로그 (analog) 강압 회로의 한 실시예를 가리키는 시스템 (system) 개념도이다.
- [그림 7] 그림 5의 하날로그 (analog) 강압 회로의 제 1의 실시예를 가리키는 회로도이다.
- [그림 8] 그림 5의 아날로그 (analog) 강압 회로의 제 2의 실시예를 가리키는 회로도이다.
- (그림·9) 그림·2의 내부 전압 밥생 회로에 포함된 CI지털 (digital) 강압 회로의 제·1의 실시예를 가리키는 기본 구성도이다.
- [그림 1.0] 그림 9의 디지털 (digital) 강압 회로의 한 실시예를 가리키는 시스템 (system) 개념도이다.
- (그림 | | | ] 그림 9의 디지털 (digital) 강압 회로의 한 실시예를 가리키는 회로도이다.
- 【그림 1·2】그림 9의 디지털 (digital) 강압 회로에 포합된 양자화 인버터 (inverter) 의 한 실시예를 가리키는 동작 특성도이다.
- (그림 i 3) 그림 2의 내부 전압 발생 회로에 포함된 디지털 (digital) :강압 회로의 제 2의 실시에를 가리키는 기 본 구성도이다.
- . [그림 1 4] 그림 2의 내부 전압 발생 회로에 포함된 디지털 (digital) 강압 회로의 제 3의 실시예를 가리키는 기본 구성도이다.
- [그림 15] 그림 14의 디지털 (digital) 감압 회로의 한 실시에를 기리키는 출력 특성도이다.
- 【그림 1 6】그림 2의 내부 전압 발생 회로에 포함된 디지털 (disital) 강압 회로의 제 4의 실시예를 가리키는 기 본 구성도미다.
- [그림 1 7] 그림 1 6의 디지털 (digital) 강압 회로의 한 실시예를 가리키는 회로도이다.
- [그림 1 8.] 그림 1 6의 디지털 (digital) 강압 회로의 한 실시예를 가리키는 신호 파형 그림이다.
- 【그림 19】그림 2의 내부 전압 발생 회로에 포함된 디지털 (disital) 강압 회로의 제 5의 실시예를 가리키는 기본 구성도이다.
- [그림 2 0] 그림 1 9의 디지털 (digital) 강압 회로의 한 실시에를 기리키는 회로도이다.
- [그림 2.1] 그림 2의 내부 전압 발생 회로에 포함된 디지털 (digital) 강압 회로의 제 6의 십시예를 가리키는 기본 구성도이다.
- 【그림 2·2】그림 2의 내부 전압 발생 회로에 포함된 디지털 (disital) 강압 회로의 제7의 실시예를 가리키는 기본 구성도이다.
- [그림 2 3] 그림 2 2의 디지털 (digital) 강압 회로의 한 십시에를 기리키는 회로도이다.
- [그림 24]이 발명에 앞서고 본원발명 자동이 개발한 다이내믹 (dynamic) 형 RAM에 포함된 내부 전압 발생 회로의 입례를 기리키는 기본 구성도이다.

(그림 25) 그림2의 내부 전압 발생 회로에 포함된 디지털 (digital) 강압 회로의 제8의 실시예를 가리키는 기본 구성도이다.


[그림 26] 그림 25의 디지털 (digital) 강압 회로에 포함된 차통 증쪽 회로의 한 실시예를 가리키는 동작 특성 도이다.

#### (부호의 설명)

MARY……메모리 (memory) 이레이 (array), XD……X 어드레스 (address) 디코더 (decoder), XB……X 어드레스 (address) 버퍼 (buffer), SA……센스안푸, YD……Y 어드레스 (address) 디코더 (decoder), YB…… 사 어드레스 (address) 버퍼 (buffer), IO……데이터 (data) 입출력 회로, TG……타미밍 (timing) 탑생 회로, VG……내부 전압 탑생 회로, D0~D7……입접력 데이터 (data) 또는 그 입출력 단자, RASB……왁스 (wax) 어드레스 (address) 스트로보 (stroboscope) 신호 또는 그 입력단 자, CASB…… 합립 (column) 어드레스 (address) 스트로보 (stroboscope) 신호 또는 그 입력단 자, WEB……라이트 이네이 탑 (write enable) 신호 또는 그 입력단 자, VOD ……전원 전압 또는 그 입력단 자, VSS……접지 전위 또는 그 입력단 자, VDL……내부 전원 전압, VRFG……기준 전압 탑생 회로, VREF……기준 전압, AVG……마날로그 (analog) 강압 회로, DVG……디지털 (digital) 강압 회로, DVG……디지털 (digital) 강압 회로, DVG……디지털 (digital) 강압 회


#### [1]

#### P1 ダイナミックLRAMのブロックは位




[四림 2]

#### in 、 利利軍E発生日間のプロック機反




(그림 3)

# " 牌戏细毯邮站




[그림 4]

# 四十 五月日月上日前日本井台




[그림 5]

# 2717年日記の後本日で




[그림 6]

# 2十四月日正平四〇システム収含・




[그림 7]

# ?ナン邓江日起史料加设版社 交错(1)




### 210分界三甲四溴阿里唑苯(氢银)




[2] 9]

# wi foonerenomies (see. 1)




[] [ 1 0]

### ia: デザタル質圧目はむシステム概念




[그림 11]

### THE HOLD THE TANKEN




. [그림 1 2]

# 地は 量別ないたものしもり買取物




[그림 14]

### 




[四림 1:5]


#### sant デジタ系和正在の出力和社



### 加拉姆姆拉姆朗 104




### we Frankling apartic Exall:




口림 1 6·]

### デジタルRI国はORSませた (実オ9,1)




[그림 1 7]




[고립 ·1·B]

#### デッタルをIBMの信号は1




[그림 26]




(그림 19)

### ロル デラタム年間巨井2主本様に「夏山川5)




[2 0]

#### ME 1791度 1100 [ 11] 11日本




[그림 21]

### 739 ARTEGOLIAS (\$15.4)




口目 22]

### デジルPCIBOEART (ERVI)




#### [그림 23]

### **デッタル第三四の集中的主持主義**



[그림 25]

#### FUNNTEROLIER (REF.8)



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: \_\_\_\_

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.